随着国内集成电路行业的飞速发展,芯片复杂度的不断提高,如何确保所研处理器的正确性成为了芯片研发流程中的一个重要内容。指令集模拟器（ISS）作为芯片设计、验证、应用等阶段中不可或缺的重要工具,可以通过建立目标处理器的功能模型,来模拟每条指令在目标处理器上的执行结果。对于复杂度更高的人工智能（AI）芯片,开发一款仿真速度快、模拟精度高的指令集模拟器,更是有助于加速芯片架构探索和设计,对缩短芯片研发周期和验证操作系统性能也具有重要意义。由于现有的模拟器大都是对单核、多核处理器的模拟,很少适配大密度并行线程以及相关线程同步,对采用单指令多线程（SIMT）体系结构的处理器的功能完备性、并行算子的功能验证缺少良好的支持。因此,设计一款能良好兼容SIMT体系结构的指令集模拟器是非常必要的。本文在深入研究了各种指令集体系结构后,结合功能需求和开发环境,提出了一种SIMT体系结构的模拟思路,并使用System C建立了一种AI芯片的系统级功能模型,实现了所有指令的功能模拟。通过该模拟器,验证了指令集的功能完备性,提升了芯片研发效率。论文首先研究了处理器工作原理和模拟器技术理论,比较分析了业界较为普遍的编译型和解释型模拟策略的基本工作原理和优缺点。其次从所研发处理器的功能需求、指令集体系结构、寄存器类型、线程与存储结构入手,提出了一种SIMT体系结构的模拟思路,给出了模拟器的主体框架、层级结构以及总体实现流程。接着根据模拟器总体框架,对其进行了功能的分解,从模拟器各主要子功能模块的设计思路和实现方式的角度剖析模拟器底层工作流程细节。最后,论文设计并通过了覆盖此模拟器的所有指令的测试用例,验证了AI指令集的功能完备性,成功运行了一系列的并行算子,保证AI算法在芯片运行正确,使其能够满足AI处理器研发的各种需求。该指令集模拟器以软件的形式模拟了处理器的指令功能,不仅验证了指令集的功能完备性,还可以在后续软硬件协同验证过程中,通过芯片验证平台对ISS和RTL模型进行结果比对,确保RTL代码正确性,对保障芯片成功研发具有重要意义。