现场可编程门阵列(FPGA)由于其设计成本低、可重复编程等优点被广泛应用。随着工艺进入纳米尺寸,FPGA集成度越来越高,导致设计的功耗问题更加突出。商用FPGA功耗评估工具包括Xpower和EPE,其中Xpower在布局布线后进行功耗评估,结果精确；EPE在设计早期评估功耗,精度不高。其他的功耗评估研究工作在设计不同层次进行,也存在精度不高的问题。本文对FPGA功耗早期评估进行了建模与实现。在介绍了FPGA架构和功耗来源的基础上,考虑到商用FPGA电路结构的复杂性,本文在电路综合完成后对FPGA功耗进行评估,将FPGA功耗分为可编程逻辑资源和时钟／互连资源功耗,并分别对两部分功耗进行建模。对于可编程逻辑资源,建立了基于开关活动性和资源使用数的动态宏单元功耗模型。其中设计了基于ARMA信号的随机激励产生器,并使用基于概率传递的方法评估电路开关活动性,通过编写perl脚本解析网表获取资源使用数。对于时钟／互连部分,在分析单条互连功耗随模块间距离线性增加的基础上,建立了基于面积估算的开关级功耗模型。其中为了抽取不同类型互连的等效电容,本文采用一种基于差值和非线性拟合的方法。此外,为了验证功耗模型的正确性,本文搭建了仿真验证平台,对Virtex-6 XC6VLX760芯片进行功耗评估。该平台读入综合后的网表文件和激励信号,计算电路节点开关活动性和资源使用数。对MCNC的20个基准电路分别采用本文模型与Xpower软件的结果进行对比,表明上述模型的最小误差为3.62%,最大误差为45.3%,平均误差为22.8%。与同类文献对比实验结果显示,在抽象层次相同的情况下本文模型精度比同类文献高15%,表明本文功耗模型能够精确的评估功耗。