基于IP软核和FPGA的SOC芯片设计解决了ASIC芯片设计的长开发周期、高成本、高风险和产品对市场的时间敏感性等问题,使SOC的设计更具有灵活性、快捷性,使基于IP软核和FPGA的SOC设计技术在消费电子、汽车电子、工业设计领域迅速推广应用。因此它已成为业界热点。 本文在分析当前有关基于IP软核和FPGA的SOC技术理论以及一些典型应用平台的基础上,采用基于mc8051Core IP软核和FPGA的技术方法,设计构建了MORSE码处理SOC系统结构,设计并实现了一个处理MORSE码的串行异步接收发送(M-SART,Morse-Serial Asynchronous Receiver/Transmitter)功能模块的IP核。 本文从MORES电码符号的特征入手,比较分析了MORSE码与ASCII码串行异步传输的信号帧特性差异,提出了一种MORSE电码的数字化方法,在此基础上,规定了一种MORSE码串行异步帧传输协议。 从Core8051-IP核的功能结构和设计层次结构分析入手,完成了MORSE信号处理系统核结构及设计层次结构的设计。并采用比较分析的方法,使用硬件描述语言VHDL,实现了MORSE码串行异步接收发送(M-SART)模块IP软核的设计。 借助于EDA工具MaxPlusⅡ集成开发环境完成了M-SART模块IP核的调试、面向FPGA的布局布线和逻辑综合,并对M-SART模块IP软核进行了FPGA时序仿真验证,实验结果表明,M-SART处理MORSE码的结果正确,工作运行可靠,M-SART的工作频率达到34.12MHz,完全能匹配Core8051 IP核的工作频率。