跳频通信有着抗干扰性强、码分多址的组网通信能力以及安全性高的优点，使得它在通信领域、电子对抗等中得到广泛应用。频率合成器是跳频通信系统的核心部分，它的好坏直接影响着跳频系统的性能，因此对跳频电台频率合成器的研究显得尤为重要。　　 本课题主要完成了跳频系统频率合成器的硬件设计与实现，同时提出了一种合成器设计新方法，即多频同传设计方案，该方案大大增强了频率合成器的跳变速率和频率分辨率。该新方案的优点在于它的保密性强，多频同传可以缩短传输时间，产生迷惑信号，增强被破译的难度。　　 本文首先介绍了扩频通信的基本理论及特点，接着分析比较了几种主要的频率合成技术，选择了一种以锁相环技术(PLL)和直接数字频率合成技术(DDS)相结合的方案设计，此方案能够达到两种技术的优势互补。给出了整体方案设计，并对整体方案的各个部分进行了电路设计，其中包括合成器设计、环路滤波器电路设计、芯片AD9850接口电路设计、低通滤波器设计、压控振荡器原理分析及FPGA控制电路设计。最后给出了具体的合成器设计新方法的原理框图，完成了本课题所要达到的技术指标要求。在对DDS的控制电路方面采用了FPGA技术来进行控制，取代了以往由单片机来控制的系统，这样使控制系统的设计简单合理，使用起来也比较灵活方便，更容易进行二次开发。