论文部分内容阅读
LDPC (Low Density Parity Check Codes)码,又叫低密度奇偶校验码,是一种可以由校验矩阵直接确定的编码方式,该码的码长一般较长,但是却仍能保持较高的译码性能。由于它的这一优点,LDPC码被越来越多的人所研究。本文也是在此背景下,设计实现了符合DVB-S2(Digital Video Broadcasting-Satellite2)标准的LDPC译码器。分析了LDPC码常用的的几种构造方法,研究了LDPC码的常用的几种编码算法,并对各种算法的性能进行了对比。针对DVB-S2标准,深入研究了该标准下的LDPC码的编码算法,为接下来LDPC码译码器的设计奠定理论基础。针对LDPC译码器的设计,深入分析了BP算法及LLR BP算法的译码过程,针对LLR BP算法的复杂度较高的缺点,对该算法中的节点信息处理规则作了化简操作,得到了实现复杂度大幅降低的最小和译码算法。对于最小和译码算法降低复杂度带来的性能损失,采用归一化因子,对算法进行性能补偿,得到了改进的最小和译码算法。从仿真结果可以看出,该算法几乎能达到与BP算法相近似的性能。根据DVB-S2标准下的LDPC码具有并行度为360的特点,在进行译码器的结构设计时,选择了并行度为360的部分并行结构。根据改进的最小和算法的译码过程,详细设计了译码器的各个模块的结构。根据算法中的节点信息处理规则,在设计变量节点和校验节点的信息存储模块时,分别采用了双端口RAM和单端口RAM。最终设计了一种符合DVB-S2标准的LDPC译码器。针对译码器的硬件实现,在FPGA平台上对所设计的DVB-S2标准下的译码器进行了综合实现。为了验证译码器能够正确进行译码,在Modelsim环境下对译码器进行了仿真验证,最终证明,本文设计的译码器能够实现正确译码,且符合DVB-S2标准的要求。因为LDPC码在信道编码领域已经得到了人们的重视,各种针对LDPC码的研究也已相继展开,文中提出的LDPC码译码器的部分并行结构以及采用的改进的最小和译码算法,对LDPC码译码器的研究也有一定的参考价值。