随着VLSI制造工艺技术的迅速发展和SoC(System on a Chip)设计方法的不断进步,各类嵌入式SoC设备的应用功能不断向多样化的方向发展,需要更新的系统设计方法,以满足日益增长的应用对系统性能的追求。面向应用领域的粗粒度可重构SoC设计方法,融合了可重构技术、可重构指令集处理器(RISP)和多核处理器SoC(MPSoC)等多种设计方法,面向特定应用领域的程序特征进行系统性能的优化,在确保性能的前提下,保持了可重构硬件灵活可配置的特点,从而更有效地满足嵌入式领域的不同应用要求。目前应用定制的粗粒度可重构SoC设计方法已成为可重构SoC领域的研究热点与难点。本文重点研究了粗粒度可重构SoC体系结构设计方法的多项关键技术,完成的主要工作和取得的创新性成果如下:(1)基于体系结构模板的粗粒度可重构SoC设计方法针对传统的面向应用领域的多核SoC体系结构设计方法探索空间大、设计复杂度高等问题,提出了一种基于模板的粗粒度可重构SoC体系结构设计方法。体系结构模板分为多核SoC系统结构模板和粗粒度可重构结构模板两个层次进行构建和描述,既能反映应用计算模式特征,又能反映粗粒度可重构处理体系结构特征,并且参数可配置。将模板参数实例化,构建了面向密码处理应用的多核可重构指令集处理器(Multi-RISP)SoC系统,该设计方法将RISP的设计空间探索限定在一定的范围内,使得RISP在具有专用指令集处理器较强性能的同时也具有可重构技术灵活的编程特征。(2)应用定制的可重构指令集处理器体系结构设计对可重构体系结构进行应用定制是一种有效提升运算性能、提高运算资源利用效率的方法。本文研究了应用特征分析和功能单元的定制方法,提出了一种基于应用定制功能单元的可重构指令集处理器体系结构。该体系结构采用标准处理单元和应用定制处理单元协同处理的可重构流水线结构,可有效节省可重构硬件计算资源,提高流水线的运算速度。面向分组密码处理完成了可重构指令集处理器(BCSRISP)的定制设计。实验结果表明,相比于只使用基本处理单元SPE的情况,协同使用SPE和CFU进行密码算法计算能获得良好的加速效果。同时,为了避免电路版图和半导体工艺等物理因素带来的影响,本文采用功能单元的数量作为测度数据,分析了资源数量与性能加速比之间的关系。(3)Multi-RISP SoC互连架构研究及无缓冲路由器(FBEA-BLESS)设计本文首先对系统结构模板中描述的多种互连策略进行对比分析,并结合应用领域特点和设计复杂性等约束条件,引入Mesh网络和交叉开关这两种片上网络互连结构架构,完成了Multi-RISP SoC系统的互连架构设计。针对应用程序的特性和当前几类基准无缓冲路由器设计中存在路由器延迟大、吞吐量不高、活锁等问题,本文提出了一种基于编码分配的支持报片交换的无缓冲路由器(FBEA-BLESS),减小了路由器的关键路径延时,并由于采用了Go-Stop-Steer(GOSS)机制,有效地避免了网络活锁现象的发生。RTL级代码综合结果和六种合成程序的实验结果表明,FBEA-BLESS在吞吐率、零负载延迟、工作频率等指标上与BLESS-3等比较均有明显地提升,非常适合在Multi-RISP SoC系统结构设计中选用。(4)Multi-RISP SoC的层次化配置存储器设计配置信息的生成效率与质量直接影响着粗粒度可重构SoC结构的运行效果。传统的方法将配置信息作为一个整体存储器,每个处理单元在需要配置信息都要从该存储器读取配置信息,因而运行效率低下。本文为面向密码处理领域的粗粒度可重构SoC的配置信息生成方法设计了一种层次式的配置信息存储器结构,实现了不同层次上的重构,将配置信息分为相互独立的操作配置信息和互连配置信息存储器两部分,最后根据上下文优化配置信息生成。实验结果表明,在运行性能不变的情况下,本文的配置信息生成方法功耗可以减少23.7%~32.6%。对于不同的应用,当应用中互连状态可以不重构时,配置信息中互连信息所占比例更大,因而会带来更大的功耗改善。(5)面向可视媒体处理的EVMPSoC-E系统的设计与实现基于本文以上研究工作和课题组的研究成果,本文设计了面向可视媒体处理应用的粗粒度可重构SoC(EVMPSoC-E)的体系结构,并完成了物理版图实现,部分验证了全文的设计思想和理念。通过一个应用实例,对EVMPSoC-E的计算性能和效率进行了评估,证明了其高效性和可用性。