论文部分内容阅读
随着现场可编程门阵列(Field Programmable Gate Array, FPGA)电路近年来的飞速发展,现在的FPGA芯片的集成度已经达到千万门。现代的FPGA芯片正在向着更高密度、更大容量的方向发展,其电路的复杂程度也在逐步增加。如何快速有效的对FPGA芯片进行测试也就成了最近几年学术界和工业界的热点话题。其中,对反应了FPGA性能指标的内部开关参数的测试方法的研究,在FPGA芯片测试中占据了很大的比重。目前FPGA领域比较认可的测量这个时间间隔的方法是采用时间数字转换器(Time-to-Digital Converter, TDC),并且这个电路结构在逐渐发展完善,已经成为了工业界的专用电路结构。目前基于FPGA开发的TDC电路结构在具体的测试时产生分辨率不高和当环境温度变化时,测量准确性降低的问题。本文所研究的开关参数测试方法,正是解决这两个问题。本文讲述的是在FPGA上实现带全数字设计的延时锁定环(DLL)反馈的延迟内插法延迟链结构的TDC设计。解决了利用FPGA配置TDC电路的分辨率不高和测量准确性随温度变化而降低的问题。采用了延迟内插法TDC电路结构,选择FPGA中专用进位链作为延时单元。全数字DLL设计的可调延迟链也同样选择了FPGA中专用进位链,在0.18μm工艺FPGA上,分辨率在常温(25℃)下能达到167ps。通过数字DLL结构的反馈作用,能够在温度变化时调整延时链的延时,从而可以得知每个延时单元延时的变化信息,这就使这个电路结构能够在温度变化时也能进行开关延时参数的测量。本文与另外一种在反熔丝结构FPGA上实现的TDC相比,分辨率在0℃、25℃、50℃分别提高了16.8%,16.5%,16.7%。在相同温度变化下,分辨率的变化基本保持一致,但反熔丝FPGA上的TDC需要对编码链进行反复的调整,而本文的TDC通过DLL锁定就可以完成对延迟链的调整,大大减小了开发和设计的时间和成本。