太空环境中含有大量的高能粒子,这些高能粒子的存在将对航天器的正常工作构成严重的威胁。当航天器中的半导体器件受到粒子的轰击时,在半导体器件中会引起各种各样的效应,这些效应严重威胁着半导体器件的可靠性。当组合逻辑电路受到粒子的轰击时,有可能会产生SET,如果组合逻辑电路中的SET传播至时序逻辑电路,或者时序逻辑电路直接受到粒子的轰击,时序逻辑电路中有可能会发生SEU。为了降低SEU发生的概率,一些研究设计了一种采用双模冗余结构来实现单个节点翻转后自我恢复的存储单元,这种存储单元采用了与普通的存储单元的节点相互补的双模冗余结构,这种结构对SEU有很好的抑制作用。但是,随着工艺尺寸的减小,DICE存储单元中的双模冗余结构所能起到的加固效果越来越差,本文针对65nm工艺下DICE存储单元的电路特点及翻转机理展开了一系列的敏感性的研究并且根据敏感性的研究提出了一些相应的加固技术,取得的成果如下:综合分析了DICE存储单元的电路特点,并且利用TCAD模拟软件测定了DICE敏感节点对的敏感特性曲线及LET翻转阈值随敏感节点对距离变化的曲线,发现由于PMOS中的双极效应增加了PMOS的敏感性,NMOS中的反向双极效应增加了NMOS的稳定性,所以当敏感节点对之间的距离较大时,PMOS的翻转阈值远小于NMOS的翻转阈值。深入研究了电压和版图结构对DICE敏感性的影响,发现当敏感节点对之间的距离较小时,工作电压降低,电荷扩散作用被削弱,敏感节点对的LET翻转阈值将大幅度减小,而双极效应引起的收集电荷量几乎没有影响,所以当敏感节点对的距离较大时,电压对NMOS的翻转阈值的影响比较显著,而对PMOS翻转阈值的影响相对较小,而且当敏感节点对的距离达到1.37μm时,电压对PMOS的翻转阈值的影响几乎可以忽略;发现阱接触的面积对双极效应的影响比较显著而对电荷扩散几乎没有影响,所以当敏感节点对的距离比较大时,阱接触面积的减小增强了PMOS中的双极效应,削弱了NMOS中的反向双极效应,从而同时减小了PMOS和NMOS的翻转阈值,而敏感节点对的距离比较小时几乎没有影响,上述两条发现为DICE的低功耗设计和版图加固设计提供了理论参考。深入研究了三阱工艺和SOI工艺下DICE的SEU敏感性,发现虽然N+深阱在NMOS中产生了双极效应减小了NMOS的LET翻转阈值,但是却对PMOS中的双极效应有很好的抑制作用,明显增大了PMOS的LET翻转阈值,为采用新工艺对DICE存储单元进一步加固指明了研究方向。融合了多标准单元层(multi-cell height)技术、版图交错技术和N+深阱新工艺技术,提出或改进了多项DICE的版图加固方法,模拟结果表明新版图下的DICE的翻转阈值得到显著提升,为工艺生产高可靠性的存储单元提供了技术指导。