旁路攻击及其防御对策的研究是目前信息安全领域的研究热点之一。错误攻击作为一种新兴的旁路攻击技术,具有攻击能力强,时间复杂度低等优点,已成为密码芯片安全的主要威胁。因此,研究抗错误攻击的密码电路具有非常重要的意义。论文的主要工作是研究与设计抗错误攻击的AES密码电路。首先研究了现有的错误攻击方法,在此基础上设计了基于差分错误分析的AES密码电路错误攻击仿真平台。然后,在深入分析了基于感染机制的抗错误攻击AES密码电路的基础上,将随机掩码与感染机制相结合,设计了一种基于随机掩码的感染策略。该策略通过在AES加密过程中引入随机的布尔掩码来抵抗双错误攻击,同时在感染机制的扩散函数中引入随机的乘法掩码来解决错误传播固定化的问题。最后,基于遗传算法和虚拟可重构电路,采用三级流水线结构设计了基于FPGA的演化硬件系统,该系统演化一代仅需0.311毫秒,相比于传统的PC+FPGA演化硬件系统,演化速度提高了两个数量级。并在此基础上提出了一种容错S盒电路结构,该结构将8×8bit的S盒电路分解为64个4×2bit的子电路分别进行演化,以达到抗多字节错误攻击的目的。基于所设计的错误攻击仿真平台,以在第九轮S盒输出结果中注入单比特错误作为攻击实例,仅需4对错误/正确密文即可恢复密钥,验证了平台的有效性。而采用此平台对基于随机掩码感染策略的AES电路进行攻击,无法获得密钥,表明该策略是有效的。最后对容错S盒注入Stuck-At-0或Stuck-At-1错误,S盒电路经过重新演化后仍然可以正常工作,表明了此S盒结构抗错误攻击的有效性。