USB是目前计算机与外围设备连接普遍采用的标准，但它是属于外围连接主机的架构，所以如果没有PC机的话，外围设备之间将无法彼此沟通。如今，用户需要的是外围设备能够彼此直接连接，省去PC机充当中介的角色，这在计算机外设、数码设备及移动设备彼此之间互相通信中尤其重要。而USB OTG技术正是要提供这样的解决方案。 本文按照IP核设计流程，参考相关产品资料，在EDA环境下，采用Verilog硬件描述语言，完成了USB1.1 OTG控制器软IP核的设计。 本文重点讨论了设计的整个流程，首先归纳和总结了USB规范及OTG1.0补充协议，分析了USB1.1 OTG控制器应具有的主要功能。在此基础上，采用自主设计的体系结构对USB1.1 OTG控制器进行了系统级设计，采用TOP-DOWN的方式完成了控制器的模块划分，系统共分为六个一级子模块，每个一级子模块又划分为若干个二级子模块，比较详细地描述了它们所实现的功能。接下来对控制器进行模块及系统的RTL级描述，采用Verilog HDL编写了程序代码。在模块的功能仿真方面，采用Verilog HDL编写了模块的Testbench，以OTGController模块为例介绍了子模块在ModelSim环境下进行功能仿真的方法。在系统的功能仿真方面，建立了USB1.1 OTG 控制器的总线功能模型，借此初步建立起系统测试平台，并对控制器做了基本功能验证。再接下来在Synplify环境下进行面向FPGA的综合，得到了本控制器的一些基本资源消耗情况。最后提出了针对USB1.1 OTG控制器IP核设计的一些改进意见。