信号发生器在各领域应用十分广泛,常用来产生标准测试信号或作为系统时钟。主要性能参数有频率分辨率、频率切换速度、杂散度等。目前各领域对信号发生器的需求在不断增长,但以往的设计方案普遍存在分辨率低、频带狭窄等问题,难以满足应用需要。DDS(直接数字频率合成)技术是改善这些问题的理想选择。DDS信号源具有相位和频率分辨率高、杂散低、稳定性好、频率捷变时间短可实现多种数字与模型调制等突出优点,且全数字化的结构使集成度大幅提高,摆脱了以往频率合成技术电路复杂、体积大、成本高等缺点。而可编程门阵列(FPGA)具有集成度高、通用性好、性价比高、设计灵活、编程方便、可以实现芯片的动态重构等特点,因此可以快速地完成复杂的数字系统。由于模拟调相方法有生产性差、调试不方便、调制度控制不精确等缺点,因此采用数字方法实现各种模拟调制也越来越多。本文设计以FPGA为核心,基于AD9851为原理,以MC8051单片机为主控制器件,利用可编程FPFA,旨在实现一种集成程度高,设计灵活,频率分辨率高、稳定度高、杂散低、切换速度快的信号发生器。该信号发生器的输出频率范围为0-60MHZ,输出波形可选正弦波或方波及其它波形,频率分辨率达0.1HZ,频率切换速度达5us。本设计包括总体方案设计、硬件设计、软件设计、实物制作、性能测试、系统仿真、软件实现、模型构建等几个阶段的工作,最终设计出的信号发生器具有输出频率范围宽,频率切换时间短,信号频谱纯净,稳定度高,操作简单便捷等优点。文章着重从DDS的原理和特点入手,采用MC80C51和FPGA来实现,并对C51控制程序作了说明,重点就FPGA的实现和实验验证作了详细分析,包括对设计软件Altium Designer介绍,Quartus II工程建立,分频计数器模块设计,CORE的设计,控制模块设计,滤波模块设计,CLK模块设计,数据储存模,波形发生器顶层设计等,并就模块和系统进行了实验验证和仿真。