随着集成电路技术的不断发展,基于硅通孔(TSV, Through Silicon Vias)技术集成的三维集成电路由于具备低延迟、高集成度、低功耗等优势而得到广泛的应用。通过TSV进行裸片间的堆叠绑定,能够显著减少芯片中长互连的延迟,从而提升芯片的性能。然而,由于TSV制造工艺的影响,TSV在制造和绑定过程中易于导致漏电等缺陷问题。如果通过使用包含缺陷的TSV对裸片进行堆叠集成,易于导致最终的三维集成电路产品失效,从而严重影响三维集成电路的良率。因此,非常有必要对TSV进行绑定前的缺陷检测,从而避免使用具有缺陷TSV的裸片进行三维集成电路堆叠集成,达到提高三集成电路产品的良率并以此降低制造成本的目的。在本篇论文中,我们设计了一种TSV漏电缺陷的检测结构,其能够在三维集成电路绑定前对TSV进行有效的漏电缺陷检测。这种方法基于TSV的电容和电阻特性,将TSV的漏电电流转化为漏电电压的形式进行检测。在检测过程中,首先对TSV进行充电,利用可编程型检测信号生成器将TSV在预期的时间下控制为高阻状态。然后通过对TSV在高阻漏电后的电压值进行采样,并依据采样结果确定TSV是否存在漏电缺陷。通过仿真实验的结果表明,本文设计的检测结构功能可行,且具有较大的TSV漏电缺陷检测范围,且制造成本相对较低,功耗小。