新工艺和制程的引入使得芯片在降低功耗的同时稳步提升了其性能,然而性能提升必然伴随着芯片工作频率的上升。高频率意味着更短的上升时间,从CMOS器件的微秒级、纳秒级再到氮化镓器件的皮秒级,无不彰显着数字信号上升时间的逐步缩短。上升时间越小则信号包含的高频分量越多,对噪声的容忍度就越低,PCB走线上过孔的引入、走线角度和走线间距的变化都可能会带来反射、串扰等信号完整性问题。针对这一现状,PCB设计也需要与时俱进,在设计之初对整体方案进行评估以找出可能存在问题的关键信号并在设计过程中给予重点关注。本文以课题《基于FPGA的电磁信息提取识别技术实现》中高速数据采集系统PCB设计为例,重点关注了 AD9434高速ADC及XC6SLX16 FPGA的关键信号网络,利用HyperLynx软件对设计过程中高速时钟、LVDS总线、差分对等走线进行了信号完整性分析,并根据分析结果设计叠层、制定走线约束条件、合理布局布线设计PCB、对关键走线进行端接。设计了键盘电磁辐射泄漏信号的高速采集板硬件方案,在完成PCB设计后,提取上述网络拓扑结构进行后仿真以验证端接效果,并搭建环境实际进行了数据采集测试。经验证,AD9434最高采样时钟处于200MHz时系统工作稳定,满足信号完整性要求,可准确还原出PS/2键盘辐射出的信息并将结果显示于HMI液晶屏。