我国航天科技近年来取得了飞速的发展,对航天器中所采用的先进集成电路辐射加固技术的研究也迫在眉睫。随着抗辐射集成电路迈入纳米尺度,集成电路芯片上的晶体管数量越来越多、时钟频率越来越高、工作电压和节点电容的减小,软错误成为航天器中集成电路失效的主要原因,电荷共享对单粒子翻转的研究提出了新挑战。在纳米技术中,器件的尺寸和间距的减少使得单一的重离子轨迹能够同时覆盖多个器件,从而导致多个器件同时收集电荷。电荷共享效应导致的多节点电荷收集现象,使得纳米集成电路面临着更为复杂的电路响应以及更为严峻的可靠性问题。因此,如何在纳米集成电路下对电荷共享的影响机理以及试验表征进行研究,已成为目前集成电路辐照效应研究领域的重点问题。另一方面,更严重的电荷共享会导致单一节点的加固方法失效,从而抑制电荷共享效应已成为一个重要的措施,以避免集成电路软错误。如何提出有效的加固技术来缓解电荷共享的影响也成为一个热点问题。此外,版图布局结构、外界粒子、掺杂工艺、电源电压、体偏置等因素会也随着实际应用环境的变化而变化,这将极大地影响集成电路的电荷共享和可靠性。因此,深入研究电荷共享对纳米集成电路软错误的影响情况,有助于解决集成电路辐照领域面临的重要研究问题,对于纳米抗辐照加固集成电路设计也具有重要指导意义。本文针对纳米互补金属氧化物半导体(CMOS)工艺,对电荷共享效应的理论、测量以及加固技术进行了深入讨论,主要研究成果如下:提出了一种利用交叉互锁存储单元(DICE)来测量电荷共享影响范围的测试结构,这种测试结构充分利用了DICE锁存器的工作原理以及敏感节点对同时收集电荷的特性,利用3D计算机辅助工艺设计(TCAD)模拟证实了这种测试结构的合理性。并且通过设计纳米工艺下的测试芯片,在重离子辐照条件下进行试验测量,试验和模拟结果具有较好的一致性,充分证实了这种方法的有效性。基于电荷共享范围的测量结果,深入分析了电荷共享对触发器单元单粒子翻转的影响。利用TCAD模拟工具深入分析了电荷共享对触发器敏感面积的影响。同时,针对不同的输入数据情况深入分析了敏感面积变化情况,从而从机理上揭示了触发器数据相关性的试验结果。提出了一种抗SEU加固的锁存器,采用电路结构和版图布局相结合的方式来提高其抗多节点翻转的能力。该锁存器包括一个常规的D锁存器和一个典型的DICE锁存器。与三模冗余(TMR)加固的锁存器不同,该锁存器可以消除两个晶体管上的电荷收集。电路级模拟程序(HSPICE)仿真结果表明,该锁存器中仅存在四个敏感晶体管对,与典型的DICE和双模冗余结构的锁存器相比,其敏感晶体管对的数目大幅降低。此外,通过调整版图布局,这些敏感晶体管对可以尽可能地相互分离开。本文所提出的加固锁存器中,几乎能够免疫敏感节点对之间的电荷收集。基于传统的6管静态随机存储器(SRAM)单元设计了一种能够缓解多位翻转的SRAM版图结构。利用3D-TCAD模拟工具深入分析了该版图结构的缓解机理及加固效果。与传统6管SRAM单元版图结构相比,本文所提出的版图加固方法在较小的面积开销以及功耗开销情况下,能够显著提高SRAM电路抗多位翻转的能力。