软件无线电（Software Defined Radio,SDR）系统的集成度高,模块化程度好,其发展目标是在统一的硬件平台上,通过加载不同的通信波形而适应多频率的无线通信场景。在SDR系统中,统一的标准和架构是屏蔽底层硬件设备异构性,实现通信功能顺利切换的关键。目前,在军用软件无线电通信装备中,以美军发布的4.1版本的软件通信体系架构（Software Communication Architecture,SCA）应用最为广泛。该架构下的CPU、DSP、FPGA等传统的硬件计算设备被虚拟化为逻辑设备组件,通过标准的接口和封装实现组件化的硬件资源管理。与此同时,随着5G、云计算、边缘计算等新型计算场景的出现,半导体工艺制程也逐渐逼近物理极限,传统的硬件计算设备已渐渐不能满足大规模的计算需求。Xilinx研发出重构粒度更小,且具备动态部分可重构（Dynamic Partial Reconfiguration,DPR）能力的新型计算架构的FPGA。该芯片不仅集成了DPR FPGA,而且还包含ARM架构的CPU核,是一个具备动态部分可重构特性的异构多处理器片上系统（Heterogeneous Multiprocessor System-on-Chip,HMPSoC）,我们称为DPR HMPSoC。新型FPGA提供了丰富的并行异构计算资源,然而现有的SCA架构仅支持FPGA粗粒度资源虚拟化,降低了波形组件部署的灵活性和FPGA的硬件资源利用率。为了提高SDR系统对FPGA资源细粒度的资源虚拟化和并行计算能力。本文基于现有的SCA标准,设计支持DPR HMPSoC计算设备的软件架构;同时针对DPR HMPSoC计算设备进行波形组件的软硬件划分与调度技术研究,以进一步提高组件的执行效率和硬件的资源利用率。具体的工作如下:1.利用XML（e Xtensible Markup Language,XML）设计SCA标准下的域描述文件软件架构,使得SCA具备对动态部分可重构FPGA的细粒度资源虚拟化的架构支撑。提出波形组件的DPR部署机制,建立了波形组件到DPR FPGA重构子区域的映射关系。2.针对DPR HMPSoC计算平台的软硬件划分与调度问题,采用有向无环图（Directed Acyclic Graph,DAG）完成应用建模,并提出基于贪心策略的列表启发式软硬件划分与调度算法——e HEFT（expanded Heterogeneous Earliest Finish Time,e HEFT）。3.基于随机生成DAG和实际应用DAG两组测试基准数据集进行了算法仿真对比实验和数据分析。实验结果表明相较于对比算法在应用的调度长度和算法的求解时间两个性能指标上,e HEFT算法表现更优。约束条件下,求解性能平均提升20%以上,求解时间大幅缩短。