在数字系统设计领域，系统级的综合以及复杂度的提高已经成为了一个趋势，错误的检测和纠正已经越来越重要。容错对于实时系统比如飞船控制来说是一种重要的非功能级行为。当容错技术运用到一个复杂的系统，比如EPON系统，可以很大程度上提高系统的可靠性和稳定性。有限状态机是数字系统设计中的重要组成部分，是实现高效率高可靠性逻辑控制的重要途径，因此在系统级设计中，具有容错功能的有限状态机设计和有容错功能的系统设计是一个趋势。 为了实现容错结构，我们应该实时地检测到错误并且诊断错误，同时确保电路系统在错误发生时能够保持稳定，其中的一个处理策略是编码和译码，通过研究利用卷积码来实现超大规模集成电路(VLSI)中发生一位错误的有限状态机，我们利用其转移矩阵来对状态机的状态转换进行编码。为了纠正错误，提出了一种实时检错并纠错的创新设计：利用卷积码矩阵设计了一个码字生成器，在检查器后面又设计了一个码字译码器，错误的状态能够被纠正后重新送到有限状态机中，因此这个突发性的错误能够被纠正。另外，用SMIC0.25μm工艺对电路结构进行了实现，同时在FPGA上进行了功能仿真。 本文的主要创新点： 利用卷积码的转移矩阵对有限状态机的状态转换进行编码，它可以检测并纠正状态机状态转换的错误；得到了有限状态机的容错结构；容错模块和有限状态机是一种并行的结构。