论文部分内容阅读
高速模数转换器是一些系统中至为关键的模块,如磁盘驱动读写系统,超宽带(UWB, Ultra-Wideband)通信系统和光纤通信等,在这些系统中需要高采样率和中低分辨率的ADC。同时,低功耗设计也是ADC设计中一个非常重要的方面。在所有的高速ADC中,全并行(flash) ADC由于其优越的高速性能,已经成为一个主流的研究课题。在保证ADC精度的前提下,如何实现其超高速和低功耗是本文研究的主要内容,ADC系统结构的改进和具体模块电路的设计优化是本文设计时的主要考虑方面。在本文中,主要设计实现了两个8比特超高速flash ADC,一个基于传统结构的flash ADC,另一个是基于反相器阈值电压量化技术(TIQ, Threshold Inverter Quantization)的flash ADC.Ⅰ、传统结构flash ADC:Flash ADC设计经常采用CMOS工艺,而阂值电压失调是CMOS工艺一个比较大的限制,为了减小前置放大器的随机失调误差,电阻平均网络技术是一个比较流行的方法,本文深入探讨了该技术,并应用于该ADC中。为了提高ADC的采样速度,精度以及降低功耗,优化了前置放大器结构及增益带宽,采用了超高速并联锁存比较器和高速的Fat Tree编码,并在比较器输出和编码输出都加了寄存器,使得ADC内部数据流成流水线形式,从结构上使得超高速成为可能,而优化的高速比较器和高速编码电路使得从电路上超高速成为可能,最终基于TSMC0.18um CMOS工艺设计了一个精度为8bit,最高采样率达2.3Ghz的超高速全并行ADC,其平均功耗为640mW,差分非线性为-0.1LSB-0.1LSB,积分非线性为-0.6LSB-0.6LSB,动态性能良好。2. TIQ flash ADC:利用反相器阈值电压量化技术来设计ADC中的比较器,比较器由两个相同尺寸的反相器级联,其阈值电压决定了比较器的比较参考电压。因此不需要时钟电路,电阻分压网络和基准源,结构简单,速度高,而且可以采用标准的数字CMOS工艺,尤其适合于SoC应用,最突出的优点是该结构的功耗很低。最终基于TSMC0.18um CMOS工艺设计了一个精度为8bit,最高采样率达2.5Ghz的超高速全并行ADC,其平均功耗仅为70mW,差分非线性为-0.04LSB-0.04LSB,积分非线性为-0.18LSB-0.19LSB,但动态性能较差,高频响应不好。