近年来,无线通讯的发展十分迅速,对其中的一项关键技术——模数转换提出越来越高的要求,由此推动了模数转换技术的不断进步。流水线式模数转换器(Pipelined ADC)是目前ADC主流的产品之一,大多应用在速度和精度兼顾的领域,如通讯中的无线局域网,消费产品中的手机、高清晰度电视等。本论文对10-bit 2.5V 80MSPS Pipelined CMOS ADC进行了研究和设计:通过对速度、功耗、面积和动态特性的综合考虑,选用了前8级每级1.5位精度,最后一级2bit flash ADC的流水线式系统结构,并采用数字校正电路对级间误差进行校正。模块电路包括采样保持电路、子ADC、子DAC、时钟产生电路、延时对准电路和数字校正电路等。最后,利用Virtuoso完成了部分模块的版图设计。在Linux工作环境下,基于TSMC 0.18μm CMOS工艺库,使用Cadence工作平台中的Spectre仿真器对设计的所有模块电路进行了仿真,模拟仿真结果表明:ADC的模拟信号输入范围为0.65V～1.85V,分辨率为10位,采样速率达80MHz,功耗约为160mw,指标均达到了设计要求。