随着通信以及多媒体技术的迅速发展，系统级芯片成为了当前发展的潮流，高精度高速模数转换器成为了系统级芯片设计中的一个关键技术。其中流水线结构模数转换器由于在速度、精度以及功耗方面可以实现很好的折中，非常适合应用于无线通信、HDTV(High Definition TV)、图像识别等领域。本文基于SMIC0.18um Mix-signal1P6M with MIM工艺研究设计了一款10bit80MS/s流水线模数转换器IP核，电源电压为1.8V。主要工作包括：(1)研究了流水线模数转换器的基本工作原理，分析了流水线模数转换器各种非理想因素、讨论了一些低功耗技术以及系统架构选择的因素。(2)确定了本款10bit80MS/s流水线ADC的架构为：前端采用采样保持电路，后面1~8级流水级为1.5bit/stage结构，第9级为2bitflashADC；同时为了降低功耗，采用了运放性能以及电容大小逐级缩减以及相邻流水级运放共享技术；采用数字校正算法减小比较器失调带来的影响。(3)设计了栅压自举开关，在80MHz的采样频率下SFDR为72.5dB；设计了增益自举折叠共源共栅运算放大器，其增益以及建立时间满足要求并且留了比较多的设计裕量；设计了功耗较小的动态比较器，速度快并且失调电压并未超出数字校正的范围；设计了高速稳定的片上参考电压以及基准电流产生电路。(4)完成了芯片的版图设计并进行了流片与测试。测试结果表明，芯片工作于80MHz采样频率时整体功耗约为83mW，IP核心面积为0.75mm~2，当输入频率为20kHz，采样频率为80MHz时，ADC的SNR为26.7dB，SNDR为26.6dB，ENOB为4.1bit。在所有的测试结果中，动态性能与设计目标差距很大，论文最后分析了动态性能比较差的原因。