随着智能物联网时代的来临,边缘计算作为一种新的计算方式,凭借其超低时延和超高可靠性的优势被应用于各个领域。然而,传统的CPU和GPU平台无法满足边缘计算实时和功耗的需求,急需高效低功耗的平台对应用进行加速。因此,本文设计并实现了基于异构多核FPGA平台的加速器,并对设计空间进行探索与寻优,以满足上述的需求。本文的主要研究工作如下:1.卷积运算中普遍存在数据读写依赖,导致执行过程无法完全并行,而串行的任务调用将导致加速器执行低效。针对该问题,本文设计了卷积神经网络加速器架构,以消除读写依赖和串行调用缺陷对性能带来的影响。该架构将任务级和运算级的并行结合,解决了单一硬件并行架构中存在的缺陷,将处理流程完全并行化。该架构由负责任务调度、内存管理的处理系统和多通道卷积运算的FPGA加速核组成。在任务级并行处理方面,利用多核CPU的特点,通过多进程技术将任务流分配到多核上进行处理,实现任务流并行。在运算级并行处理方面,设计了基于脉动阵列的运算级并行处理单元,将计算过程流水化。通过循环展开技术,利用卷积操作的层内并行性和层间并行性,加速卷积运算的处理。同时,存储单元采用多级存储结构,以增加滑动窗口内的数据复用。2.由于异构平台卷积神经网络加速器复杂的系统结构,需要更多的设计参数和更严格的约束,这将导致设计空间复杂化。针对该问题,本文提出了一种基于深度模型执行时间的设计空间探索与寻优方法,以获取最优的设计参数。首先,对深度模型的执行过程进行分析与建模。该数学模型以深度模型总执行时间为目标函数,以决策变量取值和资源为约束条件。同时,为获得更好的设计参数寻优效果和收敛速度,本文提出了基于加权变异策略的自适应差分进化算法。通过加权融合变异策略和自适应参数调整策略以动态平衡全局搜索和局部搜索能力,解决了差分进化算法易陷入局部最优的缺陷,从而达到较好的寻优效果。3.为了验证加速器在边缘计算应用场景中的性能和效果,设计了嵌入式智能目标检测系统。该系统的视频流采集与输出模块使用ARM CPU实现,深度学习推理阶段使用FPGA实现。软件端的内存管理和任务调度基于Linux操作系统进行开发与实现。通过图像分类和目标检测任务对该加速器的功能进行验证,结果表明该加速器可快速完成图像分类和目标检测,符合了系统设计要求,达到了对边缘计算场景的实时低功耗处理。