论文部分内容阅读
随着物联网需求的快速发展,作为物联网前端技术的射频识别（RFID:Radio Frequency Identification）技术,得到了广泛的关注。RFID是一种借助射频信号通过空间电磁耦合的方式,实现阅读器和标签之间的信息传递和能量交换无线通信技术。其中超高频射频识别UHF RFID具有价格低廉、通信距离远、数据传输速度快等优点,是RFID技术研究的重点方向之一[1]。集成电路总线（IIC:Inter-Integrated Circuit）是一种多向控制总线,实现了多芯片连接同一总线的同时每个芯片可作为实时数据传输的控制源,这种方式简化了信号传输总线接口,减小了占用空间、降低了芯片管脚数量和互连成本[2]。因此,给UHF RFID标签芯片数字基带增加IIC接口,在保证RFID阅读器对该芯片进行非接触式访问的基础上,其他控制器也可以通过IIC接口对芯片中信息进行访问,有助于UHF RFID标签芯片应用的拓展。论文主要工作包括:首先,在深入分析国家自主知识产权的标准RFID协议《军用射频识别空中接口》800/900MHz参数及IIC总线协议的基础上,通过优化减少基带工作模块数量,提出了一种支持IIC接口的数字基带架构方案包括:功耗管理模块PMU,初始化模块INIT,解码解析模块DECODER,状态跳转模块SCU,输出控制模块OCU,存储器接口模块IE,IIC接口模块IICREP,信号选择模块SIGNALSEL,并详细给出了各个模块设计方法。其次,重点研究了标签芯片数字基带的低功耗设计方法与技术途径,通过综合应用功耗管理模块、门控时钟、校验输入多位等方法,完成了支持IIC接口的自主标准的UHF RFID数字基带的RTL级的低功耗设计。最后,基于FPGA开发板平台,完成了所设计的标签芯片数字基带的验证,以及在SMIC 180nm工艺下完成了逻辑综合、时序验证、物理实现与物理验证。验证结果表明,所完成的数字基带符合协议所规定的各项功能,基带面积90998.35μm2,功耗10.45μW。对比优化前的数字基带,在实现了总功耗降低18.4%的同时,芯片面积增加6.1%,满足设计要求。