图像采集技术作为人类视觉的延伸,广泛应用于人们的生产生活中。传统的单个摄像头采集方案由于视角有限,无法满足大视角的应用场景,因此多路摄像头协同工作的视频采集系统应用越来越广泛。因摄像头数量增多,多摄像头设备需要更多的处理资源、缓存资源和传输带宽来满足实时处理的需求。市面上的多路摄像头控制平台往往无法兼顾超高清采集、实时处理和非压缩视频传输。本文提出了基于FPGA的多路超高清摄像头控制器设计,该系统以FPGA So C为核心处理器,采用六路4K@30fps的CMOS图像传感器模组实现非压缩视频采集,采用HDMI接口实现4K@30fps视频的实时显示,采用4路共40Gbps带宽的万兆以太网接口实现非压缩视频数据的实时传输。本文基于功能需求设计硬件系统,完成了70页原理图和14层印制电路板设计。该板的高速信号速率最高为10.3125Gbps,本文对高速信号进行信号完整性仿真,验证布局布线的合理性;处理器0.85V核心电压的电流需求高达25A,本文通过PDN阻抗仿真和直流压降仿真,优化电源的退耦电容设计和电源平面的分割。以硬件平台为基础,本文编写逻辑及软件代码验证系统功能。基于Verilog HDL的硬件逻辑实现了六路视频的实时采集、同步缓存、拼接处理、本地显示和远程传输的验证功能;基于C语言的软件代码实现了对摄像头的控制和驱动。软硬件平台搭建完成后,本文对硬件模块进行功能测试和信号完整性测试,通过在线逻辑分析仪验证了逻辑代码时序的正确性。经测试,系统实现了六路非压缩视频的实时拼接,系统功耗低于35W,采集到的六路视频分辨率均为3840×2160,帧率为30fps,本地显示功能的视频质量为4K@30fps,显示时延均小于200ms,远程传输的单路数据带宽为10Gbps。综上,本文所述基于FPGA的多路超高清摄像头控制器设计包括硬件电路设计和软件验证,实现了对六路4K@30fps CIS模组的协同控制,支持4K@30fps的本地显示和40Gbps带宽的远程传输,兼顾了高分辨率、高帧率、低延迟、无损无压缩的优点,应用场景有科研开发、智慧监控、智能交通、全景直播、智慧医疗等。