近年来,随着深度学习在嵌入式系统上不断应用,为人工智能的普及做出重要贡献,其中卷积神经网络(CNN)作为一种深度学习方法在图像识别、目标检测以及图像分割领域均实现了巨大的突破。“服务器训练+嵌入式部署”已经成为了常见的一种研发模式。因此本文旨在基于FPGA高性能嵌入式平台上实现CNN框架搭建和快速部署。它既可以提供FPGA来进行高性能计算(HPC)任务,也能够运行ARM Linux系统来实现高级语言设计界面。为了实现本文目标,需要考虑以下两方面因素:FPGA端的高吞吐量硬件结构、数据流接口、内存架构、设计参数化、性能优化、可扩展性;ARM端的高级接口框架以及CPU-FPGA数据传输API。针对以上考虑因素,本文主要工作有:1)嵌入式系统软硬件总体方案设计;2)引入同步数据流(SDF)模型进行硬件结构设计以及重新加载片外存储权重;3)通过高层次综合(HLS)参数化设计FPGA加速器,并利用折叠因子、“交错”及循环流水技术对CNN的性能优化;4)提出利用SDF子图分割完整SDFG实现硬件框架的扩展性;5)实现CNN在嵌入式系统上的搭建和快速部署。最后,针对LeNet-5主流模型,本文在同等容量的FPGA平台上对比了三种不同硬件框架的计算能力,分别为:0.216GOPs[46],0.48GOPs[43],0.988GOPs[56],结果表明本文设计的硬件框架实现了高达1.863GOPs的吞吐量,性能远远超过同等FPGA容量的硬件框架结构。类似的本文硬件框架结构在CIFAR-10模型上实现了3.25GOPs的吞吐量,是ARMCortex A9处理器性能的42倍。另外,本文利用32位ARM处理器,在Mnist手写体数据集及CIFAR-10图像分类数据集上实现了98.75%和85.71%的准确率,FPGA的准确率为98.4%和84.42%,精度损失为0.35%和 1.29%。本文创新点:在APSoC架构下将FPGA硬件设计点表示为SDFG,并通过分割SDF子图实现复杂CNN模型;提出“交错”、折叠来优化加速器提升吞吐量。