论文部分内容阅读
由于LDPC码具有性能极佳的纠错性能,被越来越多的通信标准所采用。2006年,国家广电总局颁布的自主研发的中国移动多媒体广播标准(CMMB)也采用了LDPC码作为信道编解码方案。CMMB采用的LDPC码码长较长(9216位),校验子矩阵的非零元素随机分布,导致译码器设计需要使用大量的存储器资源,功耗大及产生存储器读写冲突。这些给LDPC译码器的设计带来了巨大的挑战。针对这些问题开展了研究,本文从LDPC译码算法和LDPC译码器硬件架构方面做了深入的研究,设计了一个低功耗、同时支持两个码率的LDPC译码器。主要的工作总结如下:(1)开展LDPC码的译码算法研究。比较了目前主流算法在高斯信道和瑞利信道下的性能。在算法研究基础上,提出了一种改进的基于可靠度(RCBP)译码算法,性能超过了标准BP算法,收敛速度提高了一倍,和最小和算法相比较其运算量降低约65%。(2)采用分层修正最小和算法,设计了一个符合CMMB标准、支持两种码率的LDPC译码器。译码器实现运用了存储器压缩和可重构运算单元技术,大幅度减少了译码器的存储及逻辑资源,和用最小和算法实现相比大约节省50%的存储器资源。在不改变功能和性能的条件下,将检验矩阵转变成子矩阵都是由单位移位矩阵或者零矩阵构成,这样实现的译码器互连更具规律性,并采用了一个新颖的存储器分割结构来解决存储器冲突问题。(3)进行了功能和性能验证。建立了性能验证平台,在Altera StratixⅡ系列EP2S180 FPGA平台上进行了功能和性能验证。并在TSMC0.18um工艺下进行了综合。综合结果显示,设计CMMB标准的LDPC译码器面积只有7.6mm2,功耗大约132.8mW.