当今，一个数字系统的性能在很大程度上依赖于前端使用的模数转换器。为了获得一个高速高性能的数字系统，高性能的模数转换器是必需的。基于这些考虑，分时交替模数转换器(TIADC)是一个合理的选择。但是，子ADC间的直流偏置误差、增益误差和采样时钟误差会严重降低TIADC的性能。数字校准技术成为提高TIADC性能的关键。首先，在已有的研究基础上建立了基于滤波器组的TIADC误差模型。分析了直流偏置误差、增益误差和采样时钟误差对TIADC性能的影响，并且总结了现有的校准技术。接着，研究了基于通道间均值相等的原理自适应校准偏置误差的算法和基于通道间能量相等消除增益误差的自适应校准算法。仿真表明，这种算法能精确的估计出系统的这两种误差，并能消除这两种误差对性能的影响。同时，还研究了基于参数化多相滤波器组消除采样时钟误差的自适应校准算法。这种算法要求输入信号具有丰富的频谱成分，并且被过采样。仿真表明，12比特400MHz的TIADC经过二阶校准后，输出信号的SFDR提高了32.35dB。最后，基于FPGA实现了4通道12比特400MHz的TIADC误差校准电路，所设计电路利用的资源少，性能好。仿真及验证表明，校准后TIADC的SFDR大于70dB。