高速网络通信和高性能计算技术是整个信息技术的制高点，已成为衡量一个国家综合实力的重要标志。半导体技术的迅速发展使芯片性能的增长速度已远远超越了互连性能的增长速度。传统的芯片间电互连存在带宽受限、串扰严重、功耗过高等问题，不能满足高速大容量通信系统数据传输的互连性能需求。甚短距离光互连(VSR)具有带宽高、功耗低、抗干扰等许多电互连不可比拟的优点，有望解决高速芯片之间的通信性能瓶颈问题，目前已经成为国际上研究的热点课题。　　 由于垂直腔面发光激光器(VCSEL)具有成本低、体积小、功耗低、调制带宽高等优点，在VSR系统中成为首选的光源。本论文的工作即设计及实现VSR系统中的关键模块之一：超高速并行VCSEL驱动器阵列。基于VCSEL驱动器的两种类型，本论文采用中芯国际(SMIC)0.18μm混合信号CMOS工艺设计了超高速12路并行VCSEL电流驱动器阵列和超高速12路并行VCSEL电压驱动器阵列。为了方便在片测试，本论文还实现了单路的VCSEL电流驱动器和单路VCSEL电压驱动器。　　 超高速VCSEL电流驱动器由预放大级和驱动级两部分构成，考虑到12路并行阵列芯片面积限制，预放大级采用了低电阻负载的差分放大器级联结构；为了加快输出波形的下降时间，驱动级采用了电容耦合电流放大器(C3A)结构。VCSEL电流驱动器阵列之间的隔离设计采用了P+隔离环、N阱隔离环与深N阱的隔离结构。单路VCSEL电流驱动器芯片面积为475μmx425μm，在芯片测试表明，在1.8V电源电压下，芯片直流功耗约68mW，偏置电流4.5～7.5mA可调，调制电流5～11.5mA可调，在10Gb/s速率下输出眼图良好。12路VCSEL电流驱动器阵列芯片采用了倒装焊焊盘布局设计，芯片面积为31251μmx990μm，相邻通路间距为250μm。在芯片测试时对各个通路进行了逐一测试，每一通路在10Gb/s速率下输出眼图良好，最高可工作到12Gb/s。　　 超高速VCSEL电压驱动器也由预放大级和驱动级两部分构成，其中预放大级采用了与VCSEL电流驱动器相同的结构，驱动级采用了电阻电容负反馈技术和C3A结构相结合的技术。VCSEL电压驱动器阵列的隔离结构设计也与电流驱动器阵列的设计相同。单通路芯片面积为475μm×425μm，设计功耗约146mW，在芯片测试表明，在1.8V电源电压下，单路流片的VCSEL电压驱动器在10Gb/s速率下输出眼图良好。VCSEL电压驱动器阵列芯片面积为3370μmx623μm，相邻通路间距为250μm，在芯片测试时对各个通路进行了逐一测试，每一通路在5Gb/s速率下输出眼图良好，最高可工作到10Gb/s。　　 本论文中首先对VSR技术和本课题背景做了简要介绍，然后分别讨论了超高速VCSEL电流驱动器阵列设计、超高速VCSEL电压驱动器阵列设计，以及各电路的版图设计，最后详细讨论了各芯片的在芯片测试结果。本论文为探索CMOS工艺下超高速VCSEL驱动器的设计提供了经验，有助于我国VSR技术的发展和对世界先进水平的赶超。