论文部分内容阅读
采样保持电路(S&H)是数据采集系统特别是模数转换器(ADC)的一个重要组成部分。近几十年来无线通讯的迅速发展，使得数据的传输速率越来越快。复杂度不断增高的调制系统和电路使得模数转换器的采样频率达到射频的数量级，与此同时，模数转换器的精度也超过12位以上。在这种高速度和高精度的要求下，采样保持电路的作用就越发显得重要，因为它可以消除模数转换器前段采样级的大部分动态错误。
本论文详细介绍了一款将被运用于14位精度，采样频率为20MHz的流水线模数转换器中的高精度采样保持电路的设计过程。它采用TSMC0.25μmMixed-Signal2P5MCMOS工艺，电源电压为2.5V。
为了降低电路功耗，采样保持电路采用新颖的Flip-Around结构，而非传统的Charge-Transferring结构。采用全差分增益增强折叠式共源共栅运算放大器以满足14位精度和大的输入共模电压范围的要求。自举开关(BootstrappedSwitch)和下极板采样技术用来抑制传统开关的一些非理想特性，诸如电荷注入、时钟馈通、开关的非线性电阻等，从而降低信号失真，提高整个系统的信噪比。
基于本论文提及设计技巧和新型的电路结构，Hspice仿真结果显示该采样保持电路具有良好的瞬态特性，完全满足14位20MHz流水线ADC的设计要求。