随着集成电路技术的飞速发展，系统规模越来越大，时钟频率越来越高。传统总线时钟和功耗方面的问题越来越难以解决。片上网络(Network on Chip，NoC)可以很好的解决这些问题。本设计使用异步电路设计方法对片上网络进行设计实现，采用4*4节点2D-Torus拓扑结构，自适应TF-XY路由算法。　　首先从总体上进行功能分析，然后对各项功能进行性能分析，并在此基础上进行系统的总体设计。将系统分为两个层次进行设计。顶层设计中将设计划分为各个路由节点，编解码封装模块和计算节点。底层设计中主要是路由节点的设计与实现。　　对异步电路路由节点进行细节模块化:数据接收模块、海明码解码模块、海明码解码模块、路由计算模块、交叉开关模块、数据仲裁器模块、海明码编码模块、数据发送模块。使用异步电路设计方法对每个模块进行设计，并将各个模块进行功能验证，然后进行连接，组成异步路由节点;节点挂载的编解码封装模块，结构与节点内部类似;从节点挂载的计算节点使用4*4异步乘法器。　　将底层设计完成的模块进行组建，节点进行数据连接，设计实现片上网络。构建4*4节点2D-Torus片上网络;并在节点输入端口添加海明码编解码模块方便片上网络的使用;部分节点挂载4*4异步乘法器IP核。　　最后搭建测试平台，对系统进行功能和性能分析。测试分析证明，2D-Torus片上网络可以进行多方向数据通信，多路数据并行通信，对从节点IP核访问调用，数据请求平等仲裁，路由自适应等，达到预期的功能和性能要求。