论文部分内容阅读
模数转换器是SoC芯片系统的重要组成部分，现代无线通信技术的飞速发展迫切需要高性能的模数转换器。随着CMOS工艺线宽进入亚微米、深亚微米乃至纳米范围，器件按比例缩小和电源电压降低等因素带来的非理想效应给高性能模数转换器设计带来诸多挑战。对于如今的单通道模数转换器，其速度与精度越来越趋近于现有条件的性能极限。利用时间交织技术将多个单通道模数转换器构成多通道系统，有效地提高了采样速率，同时能保证高精度的实现，突破了单通道的性能极限。然而，多通道时间交织模数转换器存在通道间的失调误差、增益误差和采样时间误差等失配误差，其严重影响了系统的动态性能。本文论述多通道时间交织模数转换器系统结构与原理，并分析失配误差如何限制系统性能，在此基础上针对双通道时间交织模数转换器实现具有参考通道的后台校准算法。这种校准算法利用数字后处理技术消除通道间的失配误差，为了在高输入信号频率时能得到较好的校准效果，采样时间误差引入了高阶误差项进行补偿，它基于最小均方迭代原理，计算复杂度低，易于硬件实现。本文使用MATLAB工具建立了单通道流水线模数转换器及由其构成具有参考通道的双通道时间交织模数转换器模型；基于Chartered0.18μm CMOS工艺和1.8V电源电压，使用Spectre工具设计了单通道12位、160MHz流水线模数转换器电路及由其构成320MHz采样速率具有参考通道的双通道时间交织模数转换器电路。通过系统级/行为级与电路级仿真，验证了本文校准方案的正确性与可行性。电路级仿真结果表明，在失调误差、增益误差和采样时间误差分别为4%FSR、3%和1%Ts范围的条件下，输入信号频率为12.96875MHz时经过校准后双通道时间交织模数转换器的信号噪声失真比（SNDR）和无杂散动态范围（SFDR）分别提高了约64dB和48dB，为72.77dB和92.64dB，有效位数（ENOB）达到11.8位；输入信号频率为155.78125MHz时经校准后双通道时间交织模数转换器的信号噪声失真比和无杂散动态范围分别提高了约39dB和41dB，为66.21dB和67.19dB，有效位数达到10.7位。