论文部分内容阅读
数字电路的软错误防护方法是超大规模集成电路(VLSI)研究的重要组成部分。随着工艺尺寸不断改进,急速下降的工作电压使得节点的关键电荷也相应减小,以及日益严重的工艺偏差,均导致软错误率不断升高。特别是在宇航环境下,高能粒子辐射引起的软错误已经成为影响芯片可靠性的首要因素。本文针对数字电路的软错误防护方法进行研究,全文主要内容及创新之处如下:(1)提出一种防护软错误的DIL-SET时序单元,在晶体管级研究软错误防护技术。DIL-SET在单元内部构建双模冗余的微结构,在输出端使用C单元,可以有效提高内部节点的关键电荷,增强DIL-SET的抗SEU能力。DIL-SET具有很好的功能扩展特性,可以结合时差技术对SET进行防护。文中的实验数据显示,和TMR-Latch单元相比,DIL-SET在延迟开销、面积开销、软错误防护性能等设计指标上达到了很好的折中。(2)提出了针对门级网表进行部分加固的软错误防护技术,将门级网表中的时序单元替换为DIL-SET单元。首先,使用异步随机复位的方式对电路注入软错误。其次,精确计算每个标准单元的软错误易感程度。最后,选择合适的替换策略对门级电路进行单元替换。本文讨论了面积优先的替换策略和速度优先的替换策略,并给出了相关的实验数据。(3)提出了容软错误的BIST结构:FT-CBILBO。FT-CBILBO对扫描链结构进行功能复用,构建双模冗余的软错误防护结构,有效针对SEU进行软错误阻塞,避免软错误沿数据通路传播到下一级逻辑。由于对MISR进行了功能复用,有效降低了硬件开销。本文对FT-CBILBO进行了功能扩展,相继提出了SET-CBILBO、XOR-CBILBO、TMR-CBILBO结构。(4)提出了两种不同的自恢复有限状态机结构:CG-FSM和De-FSM。CG-FSM结构在寄存器传输级设置硬件检查点,利用检错码检查瞬态故障的发生,利用硬件检查点中的信息来执行回卷操作,由于引入了门控时钟的新技术,相对于传统的容错结构,CG-FSM结构在面积开销上有较大的改进,并且具有良好的实时内建自恢复性能。De-FSM结构将原始状态机拆分成两个子状态机,彼此相互进行状态备份。通过状态机拆分,De-FSM结构可以有效降低子状态机的逻辑复杂度,缩减关键路径的延迟,提高电路的性能。