现代数字电路的时钟频率不断提高，同步开关噪声引起的信号完整性问题已经成为制约高速电路设计和制造的瓶颈。本文的研究工作正是致力于如何抑制和消除高速电路中同步开关噪声对电源分配网络造成的干扰。文章在研究信号完整性基本理论的基础上，通过理论推导与软件仿真对同步开关噪声的产生机制进行分析。针对目前主要抑制方法的缺点与不足，本文通过对目前流行的电磁带隙结构的分析，研究降低电磁带隙结构谐振频率和展宽带宽的方法，提出一种新颖的U型电磁带隙结构以抑制同步开关噪声。仿真结果表明，这种新结构具有4.32GHz的带宽和380MHz的下截止频率，对频率低于600MHz的低频同步开关噪声具有更强的抑制能力。同时对该结构进行时域眼图仿真和分析，将其与具有完整电源平面的参考结构进行比较，输出信号眼高和眼宽的衰减分别为1.2%和5.7%，说明这种U型电磁带隙结构具有较好的信号完整性。