集成电路自发明以来，在摩尔定律作用下集成电路的设计也变得越来越复杂。为了让产品快速上市，获得更大的市场份额，基于标准单元的半定制设计方法成为了产品设计方法的首选。　　 但是设计需求及工艺的变化，导致了标准单元库的频繁更新。如何提高标准单元版图绘制效率成为了一个需要解决的关键问题。最理想的解决方法是实现标准单元版图的自动生成。但是，由于标准单元库的重要性及其复杂性，目前还没有这方面样的商业工具。为了提高标准单元版图的绘制效率，本文通过为版图设计师提供一个自动生成的优秀的标准单元晶体管布局的方法来达到这一目的。一个优秀的晶体管布局实际就是一个优秀的版图规划，能够为版图工程师提高设计效率。目前99％的设计采用CMOS工艺，所以本文研究了CMOS标准单元晶体管布局，以此来提高标准单元版图设计的效率，缩短芯片的设计周期。　　 本文的主要工作包括：　　 1.论述了晶体管布局算法的研究现状　　 本文首先对晶体管布局算法进行了讨论，总结了各种方法的优缺点。例如基于欧拉路径的晶体管布局算法只能处理对偶结构的电路。智能算法虽不受电路结构限制，但是消耗过多时间。　　 2.针对标准单元晶体管布局，提出了一个通用的晶体管布局算法　　 针对标准单元这一特殊的全定制单元，本文提出了一个通用的晶体管布局算法，该算法包括晶体管配对，晶体管对链生成，晶体管对链排序三个步骤。此算法的优点是能够同时有效处理对偶结构和非对偶结构标准单元的晶体管布局。　　 3.设计并实现了一个标准单元晶体管布局系统并进行了相应地验证　　 利用本文提出的通用晶体管布局算法，本文设计并实现了一个标准单元晶体管布局系统。通过将系统生成的晶体管布局分别与理论最优布局，手工绘制版图进行比较，其结果验证了算法的有效性。实验结果表明，对于CMOS数字标准单元库，此算法能够获得与手工绘制效果相当的晶体管布局。