随着集成电路工艺逐渐缩小,在提高晶体管速度的同时也并行出现了一个很严重的问题,即短沟道效应。由于短沟道效应的影响,当晶体管缩减到纳米制程时,泄漏功耗不仅不减小,反而会持续增加。当前流行的FinFET结构可以大大减小短沟道效应的影响。存储器中的静态随机存储器SRAM是SoC系统中非常关键的部分,然而6管SRAM单元存在读操作破坏、读写稳定度低以及泄漏电流偏大等问题,因此先提出了 SRAM结构的分类以及各自的优缺点,然后对具有代表性的SRAM拓扑结构进行了详细的性能参数分析,得出由FinFET构成的SRAM单元的各项性能参数确实优于由平面CMOS晶体管构成的SRAM,同时根据得出的规律提出了一种新型的8管FinFET SRAM拓扑结构。这种8管SRAM单元使用了读端口隔离的设计思想,可以有效的提高读噪声阈值RNM。写操作部分使用了传输门的设计思想,可以提高写操作余量以及减小写延迟。同时,它的动态功耗在比较的SRAM结构中是最小的,比传统6管SRAM减小了近50%,远远小于经典8管SRAM。还有,泄漏电流也是比较的SRAM结构中最小的。这种新型SRAM单元可以使用在对读延迟要求不高的场合下。