在近些年,深度学习算法有着飞速的发展,其核心为卷积神经网络。卷积神经网络应用及其广泛,在图像识别分类、自然语言处理、情感分析等领域均有应用。神经网络的主要实现方式还是在GPU平台上,各项指标也是在GPU上完成改进的。但是在实际应用中,经常会面临各种低功耗的场景,此时GPU的巨大功耗成为了神经网络算法落地的障碍。神经网络一个很重要的应用领域是目标检测,在目标检测算法中,YOLOV2(You Only Look Once)是一个极具代表性的算法,其结构简单,检测速度非常快。由于在低功耗场景下的特殊需求,神经网络在嵌入式设备上也有很多的应用,但是有传统的嵌入式设备绝大部分是基于ARM的平台,神经网络在ARM上部署时存在的依据巨大的问题就是算力不足的问题,所以基于FPGA的硬件加速平台就应运而生了。FPGA由于其独特的架构,被广泛应用于实时信号处理、图像处理等领域,其并行性也为卷积运算提供了巨大的算力。本文中采用YOLOV2来做为核心算法,先分析了YOLOV2的原理,然后根据其原理来对算法中的参数进行量化,以减少运算和传输的带宽消耗,从而加速算法。本设计中,采用ZYNQ系列的FPGA芯片进行算法实现,根据ZYNQ系列芯片的特点,再结合YOLOV2算法的层次结构,将YOLOV2算法中的部分层使用硬件来实现,另一部分层使用软件来实现,采用软硬件结合的方式来提高计算效率。本设计中采用HLS的方式来实现算法中的加速IP核,采用C来实现算法,使用C编写Testbench,从而保证算法的正确性,加速算法的验证。对于硬件加速过程中算法的并行性,在本设计中主要采用两个方式。对于层内的运算的并行化,将数据进行分块,每一块分别进行运算,最后将结果拼接在一起。对于每个模块的运算,采用HLS并行优化来进行,分别对数组和循环添加优化指令进行并行优化。整个系统采用PYNQ的软件框架来实现,完成数据的预处理和以及最终的结果分析。本设计为深度学习算法YOLOV2提供了很好的硬件加速方案,充分发挥了FPGA的并行性,对于实际工程实践有着重要参考意义。