近年来Sigma-Delta ADC由于高精度、高集成度、低功耗等优点受到越来越多的关注,而且随着级联结构、多位量化、动态校准等新技术的发展,信号带宽高、过采样率低的Sigma-Delta ADC也在性能方面有了较大提高,所以Sigma-Delta ADC在宽带领域的应用也越来越广泛。然而以往大多数带宽达到MHz的Sigma-Delta ADC都是离散时间型,主要是由于它具有成熟的设计体系和健全的系统结构。比较起来,连续时间Sigma-Delta ADC具有低功耗和固有的抗混叠优势,可以有效地增加电池寿命,降低系统的复杂程度,这对于便携式无线设备是非常重要的。而且在数字电视、通信系统中都需要带宽大、精度较高的AD模块,连续时间型Sigma-Delta模数转换器就可以很好的满足这些应用需求。本文设计了一款应用于视频解码芯片的连续时间型Sigma-Delta调制器,信号带宽为4MHz。设计的难点之一就在于时钟频率受到系统时钟以及功耗的限制只有64MHz,即过采样率仅为8。因此在设计过程中选取了五阶前馈型结构与10-level量化器相结合的技术。为了缩短设计周期,首先利用Matlab对整体系统进行了建模,得到了SNDR为72.2dB的前馈型Sigma-Delta调制器。在设计模型的同时考虑了电路实现的具体问题,采用了求和提前技术省略求和模块,从而降低了调制器的功耗。同时对于各模块可能引进的非理想性,利用增加传递函数模块、插入查找表结构、叠加白噪声等方法进行了建模仿真,计算了各模块非理想对整体性能的影响,并确定了各电路模块的主要性能指标,以指导具体电路模块的设计。在电路设计的过程中针对主要噪声源的噪声进行了理论推导,并对关键模块如运放、反馈DAC等,进行了匹配、延迟、功耗等方面的分析和设计考虑。最终整体的调制器前仿真信噪比(SNDR)为68.9dB,并且在所有工艺角下的最差SNDR不低于65dB。由于整体调制器都采用了全差分结构,在版图设计中尤其注意了对称性的考虑,包括运放、RC网络、量化器、反馈DAC等模块都是轴对称的,并与整体调制器版图的对称轴重合。对于关键的DAC模块,采用了特殊的版图布局以减小梯度误差及边缘误差,并进行了单独的精度测试。在输入信号为3V,2MHz的正弦波,采样频率为64MHz的情况下,最终的整体调制器后仿真SNDR为60.9dB,满足了系统的性能要求。