片上系统(SoC)设计在近年得到了迅猛发展,它相对于专业集成电路(ASIC)的最大不同之处在于其系统特性,除了包含大量硬件模块之外,还需要大量的软件,如操作系统、驱动程序、通信协议以及各种应用程序等,其设计复杂度远高于传统的芯片。因此对其芯片的仿真也变得非常困难。随着一些复杂的片上系统的出现,功能仿真逐渐成为制约片上系统开发的关键问题。为了提高SoC芯片的开发效率,缩短SoC上市时间,业界已经提出了各种功能仿真技术来提高仿真效率,软硬件协同仿真技术就是其中典型的一种加速仿真技术。本文介绍的基于网络的远程SoC仿真验证加速器,以软硬件协同验证技术为主要思想进行总体设计,利用远程调试器实现服务器与用户FPGA目标板之间的互连,由ARM和FPGA构成的调试器完成软/硬件间的实时双向数据传输和数据变换,另外由目标FPGA上嵌入的协同仿真接口模块与用户待测设计(DUT)无缝整合,达到充分利用了软件灵活、硬件工作速度快的特点。较之其他设计方案,本文所述方案着重考虑了资源占用低、调试灵活以及仿真手段丰富等方面,可为系统设计提供超大规模的、可重用的、可灵活扩展的系统硬件平台。本文作者的工作主要包括:理论学习、软硬件环境通信协议的制定、硬件仿真平台所有模块RTL代码的编写与验证、硬件系统的调试和软硬件系统的联合调试、参与软件系统中ARM设计等。本文的主要内容如下:1. SoC仿真验证加速技术的理论知识介绍。2. SoC仿真验证加速器的总体设计思想以及优劣势。3. SoC仿真验证加速器软件系统的设计要点及软硬件系统通信协议和数据格式介绍。4. SoC仿真验证加速器硬件系统的设计实现。5.加速器软硬件联合调试,测试其功能正确性以及性能指标并给出分析及改进方案。