目前，集成电路工艺进入纳米级设计阶段，一些巨大规模的芯片集成度已高达上千亿门。同时，伴随着晶体管的特征尺寸不断缩小，其泄漏电流所引起的静态功耗急剧上升。基于以上两方面的原因，功耗在芯片设计中受到越来越多的重视。由于低功耗技术在芯片物理设计中的实现是芯片功耗设计中的关键，因此，对芯片物理设计的低功耗技术进行研究具有重要意义。　　本文在分析低功耗物理设计所面临的挑战、国内外研究现状、集成电路的功耗构成及原理的基础上，对可降低功耗的门控技术、多电压域技术、多阈值电压技术等降低功耗的技术进行了研究，并将其应用于32位MIPS微处理器的物理设计中。　　论文首先针对MIPS微处理器的结构特点，根据其性能参数要求，对各模块的最低工作电压域进行了分析。在此基础上，在SMIC0130nm标准CMOS工艺条件下，采用synopsys公司的Design Compile工具完成了门控时钟的插入；通过多电源电压域的创建、电平转换器的插入、电平转换器的电源线的连接、电源开关单元的插入和隔离单元的插入等方法完成了多电压域的设计；通过混合高低阈值电压库替换的方法完成了多阈值电压技术的设计。　　论文研究的32位MIPS微处理器芯片共有约10万门、9758个寄存器，芯片面积为900*900μm2，目标工作频率为250MHZ，目标功耗为40mW。在本文中，利用PTPX工具，对设计进行了总功耗和功耗完整性的分析，分析结果表明，在满足时序的前提下，经过多重低功耗技术，芯片的功耗降低到35.8359mW，满足芯片目标功耗的要求。