本文对集成电路(IC)制造过程中的参数成品率问题进行了系统的研究，主要贡献和结果如下： 在中心值设计和容差分配的基础上，提出了一种IC参数成品率的中心值设计和容差分配的耦合求解最优化方法。该方法是针对容差，和中心值p~0进行耦合设计，即同时把标称值和容差作为参数进行优化设计。算法通过中心设计和容差分配两种情况交替偶合求解，最终收敛到最优的设计值。对于一个复杂的集成电路，如果设计者对其中的物理机理或内部结构不是很清楚时，通常很难得知可接受域的几何状态的信息，因此初始值和初始容差与最优解的差距可能较大。所选择的初始值可能根本不在可接受域内部，甚至可能相差很大，或者虽然在其中，但成品率却很低，对于这两种情况，该算法均可给出最优的设计值和容差值。 尽管Monte Carlo(MC)成品率估计有很多优点，但是效率比较低，收敛速度慢，针对这一点，本文提出了一种基于均匀设计抽样的参数成品率估计方法。由于均匀设计的“均匀的布满空间”特点，因此只需要采用很少的代表点就可以得到很有效的空间搜索和成品率估计，并且对统计变量的个数不敏感。但均匀性的理论并不是很完善。因为所有均匀表的产生方法都需要选择一些关键参数，而且均匀性的度量也很复杂。因此，即使用某种算法得到一个较大数目的均匀表(空间中一系列点的集合)，衡量它的均匀性也是一个难题。文中提出了一种粗略估计均匀性的方法—密度估计，它可以在有效时间内判断点集的均匀性。为说明均匀设计估计参数成品率的有效性，文中对均匀设计和目前流行的MC方法作了系统的比较。数值实例与电路实例表明该方法不失为一种有效的参数成品率估计和优化方法。 基于对集成电路分层成品率综合效益的考虑，提出了一种新型的效益优化模型。这种模型首先根据客户对产品性能的要求构造了一个综合性能指标函数，然后根据此函数，把电路的可设计参数、分几档、分档系数作为设计参数来建立模型。并针对此模型设计了一种算法，这种算法结合有效的抽样技术—均匀设计，在可设计域内均匀抽样，以获得最佳设计值。此方法具有收敛快，精度高的特点。 响应表面模型是不去考虑模型具体的物理本质、原理和过程而建立的一种参数和特性的简法对应关系。利用这种关系可以分析特性对参数的灵敏度和它们之间的相关性。因此一直是工艺优化和器件优化的主要手段。本文在均匀试验设计的基础上给出了一种基于均匀试验设计的电路响应表面模型，同时得到了该模型在VLSI集成电路参数成品率中的优化方法。本方法首先对电路的关键参数进行扫描，集成电路参数成品率的预测与优化技术研究确定电路功能满足基本性能时的参数变化范围。在此范围内，可对电路参数进行以数论方法为基础的均匀试验设计和建立响应表面。对拟合得到的响应表面模型进行CV拟合检验，求出最佳的电路设计值。本方法适用于集成电路的工艺、器件和电路级的模拟。 在集成电路的设计中，可接受域通常是在特性空间中定义的，但需要优化的是设计参数，设计空间中可接受域的确定是参数成品率优化的难点。本文提出了一种新的IC参数成品率的全局优化算法一映射距离最小化算法。该算法在参数优化设计过程中采用了均匀设计与映射距离最小的藕合优化。由于文中距离的定义在参数空间和特性空间建立了一个桥梁作用，使得设计者在参数空间就可以得出设计值距离最优值的距离和方向。因此，每次迭代的模拟次数可以大大减少，优化过程明显加速。模拟结果表明，该算法对集成电路进行快速成品率优化设计及提高电路设计的稳定性具有较好的应用价值。关键词:可制造性设计，成品率设计，参数成品率，全局扰动，容差域，可接受域，均匀抽样，均匀试验设计，正态分布，响应表面模型