随着EDA(Electronic Design Automatic)技术和半导体制造工艺的不断发展，系统芯片SoC(System on a Chip)的功能越来越强，器件结构越来越复杂。根据摩尔定律，验证的复杂度是与芯片面积的平方成正比的，随着芯片单位面积上容量每18个月增长一倍，验证的复杂度也会每6-9个月翻一番。验证工作是目前SoC设计过程中最耗时费力的一项工作，它可以占到整个设计工作量的50-80％，是当今SoC设计的瓶颈。因此，找到一种方便、灵活、高效的验证方法，尽快缩短产品的开发面市时间，以达到适应市场需求之目的，已成为关注的焦点。 根据SoC的功能和结构特性，除需硬件模块之外，还需要大量的固件和软件，如配置操作系统、通讯协议以及应用程序等。由于SoC硬件模块数目众多、内嵌软件复杂，传统的基于逻辑模拟的验证方式已不再可行，特别是其在软硬协同验证时，模拟时间之长令人难以忍受。为了缩短SoC验证时间，基于FPGA的快速系统原型(Rapid System Prototype)验证，即硬件原型和软件原型结合验证，已经成为SoC设计流程中的重要手段。快速系统原型验证的本质在于快速地实现SoC设计中的硬件模块，让软件模块在真正硬件上高速运行，即实现SoC设计的软硬件协同验证。该技术实现的基础是需要能够满足工作要求的FPGA，以及有力的设计描述及编译工具。 目前FPGA器件在密度和复杂度上有了飞速的发展，Altera公司的Stratix系列以及Xilinx公司的Virtex系列芯片可达到数百万门的规模，对于几百万门的FPGA器件都嵌有微处理器、IP逻辑模块和多个高速接口标准：如PCI Express、Rapid IO等。由于FPGA最大的特点就是具有静态可编程的特性或在线动态重构特性，使硬件的功能同软件一样可以通过编程来修改。这样就使设计修改变得十分便利，实时性好。可以使产品开发周期大大缩短，开发成本降低。这些特点使得