LDPC(Low-density-parity-check,低密度奇偶校验)码是一类具有稀疏校验矩阵的线性分组码,不仅有逼近Shannon限的良好性能,而且译码复杂度较低,结构灵活,是近年信道编码领域的研究热点,目前已广泛应用于深空通信、光纤通信、卫星通信等领域。LDPC码优异的译码性能使其成为IEEE802.16e标准的几种信道编码之一。IEEE802.16e标准中定义的LDPC码是通过基于基本矩阵循环移位得到的一种结构性的LDPC码,这种特性使得其编码器和译码器的设计都相对简单,可以有更高的并行度和数据吞吐率。本文首先介绍了数字通信系统组成以及信道编解码技术的发展和分类,在此基础上引出了本文所要研究的LDPC码,并对其基本原理、构造和编译码算法做了简要介绍。然后本文通过对IEEE802.16e标准所定义的LDPC码的分析,研究了适合基于IEEE802.16e标准的LDPC码的快速编码算法,给出了能够实现快速编码的硬件结构,并在FPGA上完成了编码器具体电路的设计。然后,本文选择适合硬件实现的归一化Min-Sum译码算法、采用层译码策略对基于IEEE802.16e标准的LDPC码译码器进行了硬件实现。最后通过MATLAB与Quartus II的协同验证,证明了本文所设计的基于IEEE802.16e标准的编码器和译码器能够准确可靠地工作。除此之外,本文还对基于IEEE802.16e标准的PC-LDPC(Parallel Concatenated LDPC,并行级联LDPC)码进行了研究,介绍了其编、译码器结构,编码方法及译码算法。然后着重对其低复杂度译码算法进行了研究,研究了一种适合硬件实现的译码算法——归一化PC-LDPC-Min-Sum算法。仿真表明,PC-LDPC码具有良好的性能。