随着集成电路产业的飞速发展,一块芯片的设计目标也变得越来越严格。除了传统对芯片性能、面积的要求以外,芯片工作时所产生的功耗也是当今芯片设计者必须要考虑的问题之一。尤其是对当今社会而言,便携式电子设备的广泛使用使得芯片在设计之初必须要考虑到芯片的功耗将对设备带来的影响,在某些特殊情况下一块芯片的功耗大小甚至已经成为衡量一块芯片是否满足要求的第一指标。对于如何降低芯片在工作时产生的功耗,芯片设计从业人员总结并研究出了多种从不同设计角度进行芯片低功耗设计的方法,包括从系统级、结构级、寄存器传输级、逻辑级、电路级或晶体管级。研究表明,更高层级的低功耗技术对芯片功耗产生的影响越大,即在系统级或结构级所采用的芯片低功耗设计策略所产生的收益往往要高于在电路级或者晶体管级中加入的低功耗设计。数字实时时钟是目前应用最为广泛的电子芯片之一,作为微控制系统中的一个常开单元,其主要的作用是用于显示当前时间以及闹钟提醒等。在系统关闭或者不工作时该模块仍需要正常工作,此时的时钟单元是依赖于电池供电的,因此对其进行低功耗设计具有很高的研究意义与应用价值。本文的研究目标是通过研究芯片功耗的组成部分,分析在芯片设计的各个阶段能够使用的低功耗设计策略进而研究出一种行之有效的方法来降低数字实时时钟在工作时产生的功耗。论文的主要工作包括前期技术背景研究、代码编写与仿真、代码综合成门级电路、自动布局布线、时序与功耗分析以及穿插在上述部分中的低功耗设计方法。低功耗设计方面的工作主要体现在:1.在代码编写阶段通过优化代码结构减小了电路中部分冗余寄存器以及某些寄存器存在的不必要的翻转;2.在对分频器结构选择上,通过使用寄存器串联方式进行分频这种分频方式可以极大地减小传统计数分频器所产生的功耗并且使用这种方式还能够减小芯片面积等;3.在电路中通过使用多阈值电压技术、门控电源技术、多电源电压技术等低功耗设计方法优化了电路的动态功耗和静态功耗。文中通过列举6种不同的芯片设计方法对芯片功耗优化的方式进行了研究,在文章末尾通过专业功耗分析软件对这几种芯片在工作时产生的功耗进行表征,最后通过对比分析得到了这几种设计方案中功耗指标最优的一种设计方法。