近年来,半导体技术日新月异,促进了无线通讯系统的迅速发展,这些发展给人们的生活带来了巨大的变革和便利。在无线通讯系统中,时钟产生电路是不可缺少的一个部分,而目前的时钟电路大多都是采用锁相环(PLL, Phase Lock Loop)频率综合器来实现的,它需要晶振提供参考时钟,但是随着半导体工艺进入深亚微米阶段,系统要求的集成度也越来越高,但是晶振不能实现片内集成,这对系统的面积和成本有很大的影响。本文针对这一现象,结合现在在无线通讯领域应用越来越广泛的数控振荡器的工作原理,提出全集成数控时钟产生电路的构想。全集成数控时钟产生电路的核心就是数控振荡器,它根据从闪存中调用的频率控制字来产生相应的振荡信号,经分频后转化成时钟信号输出。本文根据这一原理在Simulink中建立了电路的行为级模型,并对模型进行仿真,得到了仿真波形。本文设计的模型,在加上数字抖动的情况下,能达到100Hz的频率分辨率。虽然本文只对这一时钟产生电路作了系统级的仿真,可是其仿真结果可以证明这一全集成数控时钟产生电路的构想是可行的,可以实现并应用到实际电路中去。