随着现代社会的飞速发展,人们对高性能处理器的需求越来越大;同时得益于电子技术与半导体工艺的不断进步,高性能处理器的设计规模和复杂度也快速增长。面对日益复杂的处理器功能及结构,为了保证工作的高效率和高可靠性,验证在研发工作中变得越来越重要。现如今,技术成熟且使用最为广泛的软件验证具有灵活、可视性强及可复用等诸多优点。但面对越来越复杂的处理器系统及越来越短的设计周期,其相较于基于FPGA的原型验证技术而言,验证时间过长及无法准确模拟真实电路的短板越来越明显。当然传统FPGA验证系统激励不灵活及可视性差等缺点一直制约着他的发展。基于此,本文便以一款复杂的高性能多核处理器的互连模块为例,基于传统FPGA原型验证平台,提出一种验证激励灵活且可视性强的原型验证系统。单独的互连模块是无法在FPGA上独立运行的,本文通过自行研发和IP复用相结合的方式选取相关主从模块以构成完整的原型验证系统。主模块包括自行研发的SVIP(可综合验证IP)和Synopsys公司成熟的单核处理器IP。其中,SVIP采用自顶向下的设计理念完成开发,其可以模拟真实处理器系统中HOST机的行为,包括数据发送、接收及处理等过程。单核处理器IP具有高度可配性,通过配置必需的功能和模块,可以完成Test运行、激励发送及SVIP控制等功能;而且,该单核处理器IP具有成熟的HAPS原型验证环境,利用该环境可以简化综合、布局布线及Test编译等重复性工作,使我们能够专注于系统的研发与优化。另外,本文选取SRAM作为从设备以供主设备经由互连模块进行读写访问。基于此,根据验证需求,本文确定了一个单核处理器和多个SVIP作为主设备的集成方案并完成了系统集成工作。同时,根据该验证系统的特点开发了Single SVIP、Multi SVIP和Memory Copy三个典型的Test以充分发挥该验证系统的优势。最后,本文开展了具体验证环境的搭建工作,分别在软件环境及硬件HAPS平台上完成了该验证系统的仿真工作。除了比软件仿真具有更真实的运行状况和更快的仿真速度外,相较于传统原型验证工作主要针对完整的处理器系统,该可综合验证系统可对单独的互连模块开展验证工作,这能有效缩短研发周期。相较于传统HOST机,SVIP的研发不但减少了FPGA资源占用,而且具有激励灵活可控的优势。同时在HAPS平台上开展硬件仿真时,Metaware工具及DTD技术的使用也大大提高了该验证系统开展原型验证工作时的可视性。最终,三个Test均运行通过,证明了该系统的正确性;HAPS上运行速度也均明显快于软件仿真,尤其是Memory Copy Test的耗时从9小时48分24秒缩短到了4.85秒,这也充分体现了原型验证在速度上的巨大优势。