随着微电子技术与产业的发展,微电子器件变得越来越小型化与集成化。因此,在微电子器件中,特别是在动态随机存储器（DRAM）中,高介电常数材料有着广泛的应用前景。最近,共掺有（In+Nb）的金红石TiO₂陶瓷介电性能的研究由Hu等人发表在Nat.Mater.上。该陶瓷具有10000以上介电常数的同时也具有低于5%以下的介电损耗,并且具有很好的频率（100Hz-1MHz）、温度（25K-450K）稳定性,此研究非常有利于DRAM的发展与应用。在这篇论文中,作者提出的电子钉扎缺陷偶极子效应理论,合理地解释了Ti_1-2xIn_xNb_xO₂陶瓷的优异介电性能机制。基于这个理论,我们研究了Ti_1-2xAl_xNb_xO₂陶瓷（TiO₂粉末为锐钛矿型A相）的介电性能,我们发现该陶瓷也具有很好的介电性能,同时我们用脉冲激光沉积（PLD）的方法将Ti_0.96Al_0.02Nb_0.02O₂陶瓷在室温的条件下沉积在Pt/Ti/SiO₂/Si基底上,研究Ti_0.96Al_0.02Nb_0.02O₂沉积薄膜的介电性能,也表现出良好的介电性能。具体内容如下:（1）通过传统的固相烧结法制备了一系列不同Al、Nb掺杂量的Ti_1-2xAl_xNb_xO₂（x=0.005、0.01、0.02、0.05）陶瓷,摸索出了具有优异介电性能的最佳制备条件:在掺杂量为x=0.02时,1500℃下空气气氛中烧结10h。通过对样品的微观结构分析、元素价态分析、高低和温常温介电性能分析,我们发现陶瓷由锐钛矿型结构转变为金红石相结构,陶瓷具有很高的致密性,Al³⁺和Nb⁵⁺很好的代替了Ti⁴⁺而不是形成杂质,Al与Nb元素都均匀的分布于陶瓷中。介电性能有很好的频率稳定性以及温度稳定性。最后,我们又制备了一系列锐钛矿TiO₂（A）共掺杂（Zn+Nb）、（Ag+Nb）的烧结陶瓷,因此,电子钉扎缺陷偶极子并不仅仅限于对称价态的共掺杂离子(例如In³⁺和Nb⁵⁺、Al³⁺和Nb⁵⁺等),也可以存在于低价离子掺杂(例如,Zn²⁺、Ag¹⁺,Nb⁵⁺保持不变)。这类巨介电低损耗陶瓷的合成有利于降低掺杂量,减少成本。（2）本文在室温下通过PLD的方法制备了Ti_0.96Al_0.02Nb_0.02O₂薄膜,通过对其微观结构分析、价态分析、常温介电性能分析,我们发现薄膜是非晶态的。通过（Al+Nb）掺杂的方法明显的提高了Ti O₂薄膜的介电性能。Ti_0.96Al_0.02Nb_0.02O₂非晶薄膜的介电常数比纯TiO₂的本征介电常数（170左右）提高了20倍左右,最低也达到了3182,同时,介电损耗最小可达到7.4%。Ti_0.96Al_0.02Nb_0.02O₂非晶薄膜的介电性能也有很好的频率稳定性。制备温度在微电子技术中是个很重要的参数,低温沉积可以避免对微电子设备的损害,而我们恰恰是在室温下沉积的Ti_0.96Al_0.02Nb_0.02O₂薄膜,这在半导体行业中这将会大大提高效率并且减低成本。综上所述,具有高介电低损耗的掺杂TiO₂薄膜将会是一个很有潜力的研究方向。