论文部分内容阅读
直接数字频率合成器(Direct Digital Synthesizer,DDS)被广泛地应用于现代电子系统中,是电子通信系统数字化设计的关键部件。直接数字频率合成器被喻为众多电子系统的“心脏”,其重要性不言而喻。传统的数字频率合成器为了较好的输出波形性能需要较大的硬件规模,通常实现中仅取相位累加器输出的高位作为查找表的寻址信号,这导致了DDS的相位截短误差。针对此问题,本文分别研究了基于余数系统(Residue Number System,RNS)以及余数与代数整数量化(Algebraic Integer Quantization,AIQ)相结合的直接数字频率合成方法及实现结构,目的在于保证波形输出性能同时减少硬件资源,或在相同硬件资源消耗下提高输出波形的性能。本文首先利用余数系统各通道之间独立并行计算特性,将用于查找表寻址的相位信息进行余数化,使得传统DDS的查找表深度由N压缩至,大幅度减小查找表深度的同时提升系统运行速度,其代价是需要对查找表的输出进行乘加运算才能得到最终输出。为了提高乘加运算的性能,本文进一步将查找表的存储样点进行第二次余数化处理,以降低运算复杂度和提高运算精度。这种将相位或样点值进行余数化处理来压缩DDS存储空间的方法需要额外的乘加运算,但在高输出波形性能情况下具有较好的面积、时延性能。另一方面,为了进一步降低后续定点乘加运算中截位所带来的输出波形信噪比损失并提高DDS存储样点的精度,本文还进行了基于代数整数(Algebraic Integer,AI)表示的DDS设计方法研究。代数整数量化可以利用较小的整数向量来近似或完全等价地表示实数,其主要特点是在乘加运算中无精度损失。虽然代数整数的加法运算各通道是独立和并行的,但乘法运算却较复杂。为了改进代数整数量化乘法的问题,本文将代数整数和余数系统结合起来,以保持高精度运算的同时加法和乘法运算各通道间相互独立、并行。结合本文所提出的基于RNS的DDS结构,存储在查找表的样点值用代数整数表示可减少由后续乘加运算带来的额外开销。针对以上问题的研究,本文进行了基于余数系统、余数系统和代数整数相结合的直接数字频率合成器的算法和结构设计、硬件实现及性能分析。理论及仿真分析和基于ASIC的实现结果表明在一定条件下本文提出的直接数字频率合成器在保证相同输出波形性能的同时,能大幅度压缩存储空间并提升系统运行速度。例如,在归一频率分辨率为321 2、输出位宽为16bit、输出无杂散散动态范围(Spurious Free Dynamic Range,SFDR)约为108d B的条件下,本文提出的基于两通道余数系统的相位截短DDS的面积仅为相应的传统DDS的6%,时延性能也优于传统DDS。