论文部分内容阅读
随着雷达信号处理算法和A/D采样技术的快速发展,现代雷达系统对雷达信号处理平台的性能提出了更高的要求,旧式的雷达信号处理平台由于运算能力和传输带宽的限制,已无法满足日益提高的性能需求。随着芯片集成技术的不断发展,出现了基于新一代多核架构的高性能DSP,其处理内核和高速接口等硬件资源的高度集成化带来了运算能力和传输带宽的大幅度提升。与此同时,随着高速串行总线技术的不断发展,传统的CPCI、VXI、VME等并行总线标准正逐渐被VPX等高速串行总线标准所替代。因此,有必要研发基于高性能DSP和VPX标准的新一代雷达信号处理平台。在高性能多核DSP领域,基于TI公司C66x系列的多核DSP产品代表了目前业界的最高性能,TI的DSP产品也占据了大部分的市场份额。相比之下,旧式的雷达信号处理平台所采用的ADSP-TS201S等DSP正逐步走向停产。基于此,本文将以TI的C66x系列DSP为核心处理器件,研究和探讨基于TI C66x多核DSP的新一代雷达信号处理平台的设计。在雷达信号处理平台的系统架构方面,传统的平台架构由于采用了并行总线结构,已无法提供足够的系统带宽,且架构本身难以容纳更多的处理单元,无法提供足够的数据运算性能。基于此,本平台摒弃了传统的平台架构,采用多信号处理板卡、多处理器、多任务、多线程、以高速串行总线做板内和系统级互联的新型拓扑结构,大大提升了雷达信号处理平台的整体性能。由于本平台的系统设计基于开放的OpenVPX规范,因此本平台还具备了较好的灵活扩展性和通用性。本文首先简述了雷达宽带信号ISAR成像的基本理论,并使用MATLAB对算法进行了仿真和验证。设计DSP程序,利用MATLAB工具,生成了模拟目标的回波数据并送入雷达信号处理平台进行处理,从而验证了DSP程序的正确性以及本平台的性能。本文还介绍了基于OpenVPX的信号处理平台的系统拓扑及系统架构方案,并对以TMS320C6678为核心的信号处理板卡和本平台所使用的高速交换网络做了描述。文章还针对TMS320C6678的多核boot方式进行了改进,并对工具链和配置文件进行了修改。针对本平台所采用的高速串行RapidIO总线,对RapidIO规范做了详细介绍,并设计了一套测试工程对平台下的SRIO高速交换网络做了详细而全面的测试。最后,作者对宽带ISAR成像算法进行了并行分解,以充分利用TMS320C6678的多核特性和硬件资源,然后设计了DSP和FPGA程序,并在本平台下通过了验证。