密码技术作为网络信息安全的核心技术和基础支撑,其重要性已经逐渐上升到国家战略层次。本世纪洎今,中国持续搭建自己的现代密码体系,公开商用密码算法并鼓励其研究开发和推广应用。而安全场景的不断多样化和复杂化,对密码算法的实时性、安全性和灵活性都提出了更高的要求。本文面向通用的安全应用场景,通过统计分析大量密码算法并归纳其典型特征,研究设计了一种适应密码算法的专用指令集处理器（Application Specific Instruction Set Processor,ASIP）架构,重点解决算法在数据调度和状态更新过程中的性能瓶颈。在此架构下,针对商密算法进行硬件设计、仿真验证和ASIC（Application Specific Integrated Circuit,专用集成电路）实现。论文的主要研究内容和特点如下:1.重点介绍了我国商用密码算法的算法原理、算法结构和运算种类,进一步统计分析主要密码算法,归纳得到密码算法的结构特征、数据特征和运算特征等典型特征。2.基于对密码算法数据特征的归纳分析,提出了反馈移位寄存器堆的编程模型。该编程模型着眼于密码算法流程中的数据流,统筹算法数据的存取方式和寄存数据的迭代更新方式,并实现了高效映射,在简化寄存器操作逻辑的同时,提升密码算法处理性能和代码密度,且具备良好的可扩展性。3.基于对密码算法结构特征的归纳分析,建立以迭代为核心的专用处理器架构。划分处理器执行级为内外两层迭代结构,实现算法数据的有序输入输出处理。根据操作数据的性质和功能差异,进一步将内部迭代划分为主迭代和协迭代两个并行的部分,并与反馈移位寄存器堆建立映射关系,同时根据运算种类和操作数据来源细分运算处理模块,优化计算顺序,从而实现算法数据的高效并行迭代处理。4.在上述架构的基础上,为了提升指令密度,提出具有高压缩特性的32位/16位混合编码的专用指令集。利用无需寄存器号索引的编码优势,将迭代指令和数据存取指令协同编码,从而提升数据流的连续性;将主迭代指令和协迭代指令并行编码,可以支持更加灵活的算法配置和指令操作。依据密码算法的数据特征统计结果设置指令编码各位段属性,最大化利用编码空间,可以兼容更多的密码算法。5.对专用处理器架构进行硬件实现,并在TSMC 28nm工艺下进行硬件综合和版图实现,占用了 42479 μm2的面积,等效门数101k。在1.5 GHz的工作频率下,SM3算法、SM4算法和ZUC算法分别取得了 11.13 Gbps、9.6 Gbps和4.8 Gbps的吞吐率,说明本文提出的专用指令集处理器可以满足实时性和灵活性的要求。