本文以国家863项目《家庭网络核心SOC平台2》的子课题《无线通信接口芯片IP》为目标，构建了基于CORDIC算法的数字调制解调系统，并对其进行了仿真，最终在FPGA中予以实现。 在具体研究中，首先从利于FPGA硬件实现的角度考虑，选择了具有速度快、精度高等特点的CORDIC算法，并推导了CORDIC反算法角度扩展公式，在MATLAB中仿真验证正确。在此基础上构建了基于CORDIC算法的通用数字调制解调系统。 其次，以CPFSK调制解调系统为主要研究对象，在MATLAB和SIMULINK中进行算法级和系统级的建模仿真。在解调实现过程中，提出了利用半径信息确定信号起始位置，解调判决算法中相位补偿去噪，相位差值累加判决等算法。通过大量仿真给出了系统不同参数情况下的误码率曲线，讨论了算法特点和相关参数对系统抗噪能力的改善。仿真结果证明，以CORDIC算法为核心构建的数字调制解调系统是正确和可行的。 在硬件实现上，采用VHDL语言对整个系统进行RTL级描述。在此过程中，通过借鉴算法级和系统级的仿真，明确了设计方向，提高了设计效率。使用ActiveHDL软件平台有效整合VHDL语言描述的各个模块，在QuartusⅡ中进行编译、综合，给出了时序仿真波形及网表下载文件。在硬件电路上调试验证了系统功能的正确。 从最初的CORDIC数学模型推导，到MATLAB和SIMULINK中数字调制解调系统的算法级、系统级建模，再到系统的RTL级描述，每一步都经过了仿真，验证了所构建系统的正确性和可行性。最终将无线通信接口IP在FPGA中成功实现。从整个设计流程看，步骤明确，结构清晰，每一步仿真验证都为下一步提供了指导和支持，可作为现代DSP设计的一般方法。