论文部分内容阅读
模数转换器(Analog to Digital Converters，ADCs)作为连接模拟信号和数字信号的桥梁，随着数字信号处理技术的快速发展得到了广泛应用。逐次逼近型模数转换器(SuccessiveApproximation Register ADC，SARADC)相对于其他ADC具有功耗低、精度高的特点。高速SAR ADC广泛应用于通信系统、传感器接口电路、工业过程控制等领域，近年来已成为企业、研究所和高校的研究热点。 论文详细介绍了SAR ADC系统结构，研究了提高SAR ADC转换速度的方法，讨论了各电路模块的非理想因素及各电路模块设计方法，在此基础上设计了一个每步两位(2b/step)电荷重分配型SAR ADC。相比于传统的每步比较得到一位数字码的SAR ADC而言，其每步比较得到两位数字码，这有效的提高了SAR ADC转换速度。论文中还采用了分段电容阵列以减小芯片面积，改进了异步控制电路来提高SARADC转换速度，使用了前端失调校准电路以减小前置放大器和动态比较器的失调电压。论文最后给出了系统仿真结果。 本设计采用1.8V TSMC0.18μm CMOS工艺，版图面积为1.3×1.4mm2。系统后仿真结果表明:当输入信号频率接近40MHz，采样率为80MS/s时，系统有效位数(Effective NumberOf Bits，ENOB)为9位，噪声失真比(Signal-to-Noise and Distortion Ratio，SNDR)为55.7dB，无杂散动态范围(Spurious Free Dynamic Range，SFDR)为63.6dB，平均功耗为12.5mW。