视频编解码标准是为了适应视频信号信息量大，占用带宽高的特点而逐渐发展起来的。第二代信源编码技术的发展，使国际数字电视和数字音视频产业的格局再次“洗牌”，我国抓住这次契机，制定了我国自主知识产权的数字音视频编码标准AVS(Audio Video coding Standard，AVS)。AVS视频标准代表了当前视频编解码领域的最新水平，在保证编码效率的前提下，实现复杂度明显比最新的MPEG-4 AVC低，在高清晰度应用方面处于领先水平。 同时，超大规模集成电路技术(VLSI)、可编程逻辑器件(FPGA等)和嵌入式开发平台的迅速发展使实时视频压缩、传输和操控成为可能。但是，在低码率条件下这类基于图像分块变换编码原理的算法解码恢复出的图像会产生块效应，严重影响人的视觉感观和实际中的广泛应用。因此本文提出了一种具有可重用性的去块效应滤波模块的IP核设计。 首先，本文介绍了图像压缩技术的发展历史、现状及其应用。然后本文深入研究了AVS视频编码标准，并结合AVS标准，分析了其中导致块效应产生及其消除处理等环节，详细分析了去块效应滤波模块的算法原理。 在上述分析的理论基础上，本文提出了一种AVS去块效应滤波模块的硬件实现方法。在设计方法上，我们采用了自顶向下的设计方法，首先进行系统结构设计，并用C语言设计了系统模型，参照系统模型，利用Verilog HDL硬件描述语言开发了RTL级代码。并且利用C模型为以后的仿真提供测试向量，进行仿真验证，以保证设计的正确性。 根据IP软核设计要求，本文对去块效应滤波模块进行了RTL设计。本文在Virtex-4和Spantan-3系列上分别进行了FPGA的验证，结果表明在Virtex-4系列上，本设计占用的Slice总数为1001个，最高频率可达到185.969Hz。在Spantan-3系列上，本设计占用的Slice总数为958个，最高频率可达到79.195Hz。 本设计也进行了ASIC综合，使用了GSMC的0.18 μ m CMOS单元库，用Synopsys的Design Compiler进行综合，本设计约需要151000门，最高频率可达148.5M Hz。 结果表明，本设计可以满足标准清晰度视频序列实时播放的需求。